此文件夹下有384条笔记。
电路工程图测试 以下电路图来自自托管编辑器工程，构建时由 Quartz 内联渲染，黑色线条转为 currentColor 以适配暗/亮主题： Main@font-face{font-family:"ICM Round Period";src:url(data:font/ttf;base64,AAEAAAAKAIAAAwAgT1MvMkiLRg0AAAEoAAAAYGNtYXAADACBAAABkAAAADRnbHlm4Z5vWQAAAcwAAAAgaGVhZC3up0AAAACsAAAANmhoZWEFCgHYAAAA5AAAACRobXR4A8AAaQAAAYgAAAAI...
PLL 图形化分析与稳定性判据 图形化分析方法——根轨迹、Bode 图、Nyquist 图、Nichols 图——是理解和设计 PLL 的重要工具。稳定性（相位裕度 ≥ 45°）是所有 PLL 设计的基本约束。基于 Gardner Phaselock Techniques Ch.3 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — G(s)/H(s)/E(s)、ωn/ζ/K 参数 反馈控制系统基本概念 本书内部链条： Ch.3（本文）← Ch.2（传递函数）— 图形分析的输入数据 → 数字PLL传递函数与稳定性（Ch.4）— DPLL 同样需要图形分析 外部关联： Wireline系...
PLL 基本结构与传递函数 锁相环（PLL）的核心由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三要素构成。其传递函数以相位为输入/输出变量，是理解 PLL 所有线性行为的数学基础。本章基于 Gardner Phaselock Techniques Ch.1-2 提炼。 前后关系 前置知识： 拉普拉斯变换与傅里叶变换基础 基本反馈控制理论 本书内部链条： PLL 基本结构与传递函数（本文，Ch.1-2）→ PLL图形化分析与稳定性判据（Ch.3）— 传递函数用于根轨迹/Bode 图 → PLL跟踪性能（Ch.5）— 传递函数决定跟踪行为 → 加性噪声对PLL影响（Ch.6）— 传递...
PLL 异常锁定现象 Gardner Ch.14 系统分析了 PLL 可能锁定到错误目标的四类现象：旁锁（sidelock）、谐波锁（harmonic lock）、杂散锁（spurious lock）与假锁（false lock）。这些现象在调制信号、采样系统与级联环中时有发生，理解其机理是设计鲁棒 PLL 的关键。基于 Gardner Phaselock Techniques Ch.14 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — 锁定的基本条件 PLL锁相捕获过程 — 异常锁定发生在捕获过程中 加性噪声对PLL影响 — 非线性区的 s 曲线行为 本书内部链条： Ch.14（...
PLL 杂项应用 PLL 的应用远超出频率合成和调制解调。从数据信号同步到网络时钟分配，从抖动衰减到电机速度控制，PLL 在各种电子系统中扮演着核心角色。基于 Gardner Phaselock Techniques Ch.17 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — PLL 通用原理 PLL跟踪性能 — 跟踪行为 相位噪声对PLL影响 — 相位噪声/抖动处理 本书内部链条： Ch.17（本文）← 全书 — 汇总 PLL 的各种应用 ← Ch.7（相位噪声/抖动）— 抖动衰减器直接关联 外部关联： Wireline系统中Jitter与CDR — 数据同步是 CDR 的核心 ...
PLL 调制器与解调器 PLL 既可作为角度调制器（通过改变 VCO 控制电压实现 PM/FM），也可作为解调器（利用 PLL 跟踪输入调制）。FM 阈值（FM Threshold）是 PLL 解调器的一个重要非线性现象，与周跳（cycle slip）导致的”clicks”密切相关。基于 Gardner Phaselock Techniques Ch.16 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — H(s)/E(s) 传递函数 PLL跟踪性能 — 跟踪调制信号 加性噪声对PLL影响 — 噪声引起的周跳是 clicks 的根源 本书内部链条： Ch.16（本文）← Ch.5（跟...
PLL 跟踪性能 PLL 的跟踪性能决定了锁定时环路能跟随输入相位/频率变化的能力和精度。线性分析给出稳态和瞬态误差，非线性分析确定不能维持锁定的极限条件（锁限）。基于 Gardner Phaselock Techniques Ch.5 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — G(s)/H(s)/E(s)、type 1/2/3 定义 拉普拉斯变换终值定理 本书内部链条： Ch.5（本文）← Ch.2（传递函数）— 跟踪分析依赖传递函数 → 加性噪声对PLL影响（Ch.6）— 跟踪中的噪声效应 → PLL锁相捕获过程（Ch.8）— 锁定后的跟踪 外部关联： Wireline系...
PLL 鉴相器 鉴相器（Phase Detector）是 PLL 中比较输入信号与 VCO 信号相位差的关键部件。不同鉴相器类型的 s-曲线形状、增益和噪声行为差异巨大，直接影响环路性能。基于 Gardner Phaselock Techniques Ch.10 + App.10A 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — PD 增益 K_d 的定义 PLL跟踪性能 — PD 非线性影响锁限 本书内部链条： Ch.10（本文）← Ch.2/Ch.5 — PD 增益和线性度影响环路行为 → 环路滤波器与电荷泵PLL（Ch.12）— 电荷泵 PLL 中 PD + CP 共同工作 ...
PLL 锁相捕获过程 PLL 从非锁定状态进入锁定状态的过程称为捕获（Acquisition）。相位捕获快但范围有限，频率捕获范围宽但速度慢。理解捕获行为对设计可靠的 PLL 至关重要。基于 Gardner Phaselock Techniques Ch.8 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — 锁定时跟踪行为 PLL跟踪性能 — 锁定后的稳态/瞬态响应 非线性微分方程基本概念 本书内部链条： Ch.8（本文）← Ch.5（跟踪）— 跟踪是锁定后的行为，捕获是锁定前 → PLL异常锁定现象（Ch.14）— 捕获过程中可能出现异常锁定 外部关联： PLL频率合成器 — 频率...
PLL 频率合成器 PLL 频率合成器是通信系统中生成稳定、可调谐 LO 信号的核心技术。整数-N 和分数-N 两种架构各有优劣，ΔΣ 分数-N 是目前最主流的高性能方案。噪声传播和带宽权衡是频率合成器设计的核心挑战。基于 Gardner Phaselock Techniques Ch.15 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — PLL 基本传递函数 环路滤波器与电荷泵PLL — CP-PLL 是频率合成器的主流架构 相位噪声对PLL影响 — 相位噪声是频率合成器的核心指标 本书内部链条： Ch.15（本文）← Ch.2/Ch.7/Ch.12 — 集成传递函数、相位噪声、...
加性噪声对 PLL 的影响 加性噪声是最常见的 PLL 干扰源，通过影响相位检测精度而降低环路性能。线性分析给出噪声带宽和信噪比（SNR_L），非线性分析揭示周跳（cycle slip）现象。基于 Gardner Phaselock Techniques Ch.6 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — H(s)/E(s) 传递函数 PLL图形化分析与稳定性判据 — 稳定环路是噪声分析的前提 随机过程基础（PSD、白噪声） 本书内部链条： Ch.6（本文）← Ch.2（传递函数）— H(s) 用于噪声带宽计算 → 相位噪声对PLL影响（Ch.7）— 相位噪声 + 加性噪声联...
基准Trim封装应力与表征 基准电路出厂精度的最后一公里：工艺离散靠 trim 修调，封装应力引入不可仿真的偏移，表征方法学决定测得数据的可信度。本页基于 Rincon-Mora《Voltage References》Ch.5 及附录 A.5/B.5/C.5，覆盖 trim 网络设计（range/位数/三种技术）、package shift 定量模型与缓解、系统噪声环境对策、以及 TC/line regulation/PSR/噪声的完整测量规程。 Considering the System and the Working Environment（Ch.5 定位） Ch.5 收束全书：前三章解...
振荡器设计与相位噪声 振荡器是 PLL 中产生高频信号的核心部件，其相位噪声性能往往决定了 PLL 的整体质量。Leeson 模型提供直觉设计指导，ISF/LTV 分析提供严格的数学框架，VCO 调谐设计决定频率覆盖范围。基于 Gardner Phaselock Techniques Ch.9 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — VCO 在 PLL 中的作用 相位噪声对PLL影响 — 相位噪声谱、传播、集成 谐振器品质因数 Q 的基本概念 本书内部链条： Ch.9（本文）← Ch.7（相位噪声）— 相位噪声是振荡器性能的核心指标 → PLL鉴相器（Ch.10）— 鉴相器...
数字 PLL 传递函数与稳定性 数字 PLL（DPLL）将模拟 PLL 中的相位检测、环路滤波和振荡器替换为数字域实现，引入了采样、量化和有限字长效应。由于存在采样保持操作，DPLL 在数学上用 z-变换描述，其稳定性条件与模拟 PLL 有本质不同。基于 Gardner Phaselock Techniques Ch.4 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — 模拟 PLL 传递函数基础 PLL图形化分析与稳定性判据 — 根轨迹/Bode 稳定判据 z-变换基础知识 本书内部链条： Ch.4（本文）→ 数字采样锁相环（Ch.13）— 更深入的数字 PLL 专题（量化/非线性...
数字采样锁相环 Gardner Ch.13 系统论述数字化 PLL 的实际构造：数字控制振荡器（DCO）的两种实现路线、混合信号鉴相、载波恢复 DPLL、多速率采样环路，以及量化效应如何从根本上破坏线性（加性）模型——并给出 IPM（增量相位调制器）这一量化噪声整形方案。基于 Gardner Phaselock Techniques Ch.13 + App.13A 提炼。 前后关系 前置知识： 数字PLL传递函数与稳定性 — DPLL 的基本 z-域分析（Ch.4） PLL鉴相器 — PD 类型与 s 曲线 环路滤波器与电荷泵PLL — CP-PLL 的采样性质 本书内部链条： Ch.13（本...
环路滤波器与电荷泵 PLL 环路滤波器建立 PLL 的动态特性，电荷泵则是最常用的 PLL 相位误差-电流转换结构。电荷泵 PLL（CP-PLL）以其几乎无限的锁限范围和优越的线性度成为当今频率合成器的主流架构。基于 Gardner Phaselock Techniques Ch.11-12 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — F(s) 在传递函数中的作用 PLL鉴相器 — PFD + 电荷泵的常见组合 PLL跟踪性能 — 跟踪对环路滤波器的需求 本书内部链条： Ch.11-12（本文）← Ch.2 — 环路滤波器决定 PLL 阶数/类型 → PLL频率合成器（Ch.1...
相位噪声对 PLL 的影响 相位噪声（Phase Noise）是振荡器和 PLL 中最根本的频域性能限制。本章建立相位噪声的各种频谱表示、在 PLL 中的传播方式、集成相位噪声的计算方法，以及 PLL 带宽在抑制参考噪声与 VCO 噪声之间的权衡。基于 Gardner Phaselock Techniques Ch.7 + App.7A-7E 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — H(s)/E(s) 传递函数 加性噪声对PLL影响 — 加性噪声与相位噪声共同作用 随机过程（PSD、平稳性、维纳过程） 本书内部链条： Ch.7（本文）← Ch.2/Ch.6 — 传递函数 +...
精密基准误差分析与输出级设计 精密基准（precision reference）不仅是温度补偿电压源，更须对工艺、电源、负载与噪声全面免疫。本页基于 Rincon-Mora《Voltage References》Ch.4，覆盖：六类寄生误差的闭式传播公式与 RSS 合成（Example 4.1）、输出级三模式与 regulated/unregulated 判据、PSR 与 line regulation 的 cascode/pseudo-supply 设计方法。 Designing Precision Reference Circuits（Ch.4 定位） Ch.4 的命题：温度补偿只是精密基...
ESD仿真方法与设计流程 📚 Semenov 补充：本页基于 Semenov 等《ESD Protection Device and Circuit Design for Advanced CMOS Technologies》Ch.4，系统介绍 ESD 保护网络的拓扑设计、分布式增强网络架构、器件仿真与校准方法、混合模式（device-circuit）仿真、芯片级 ESD 仿真以及测试芯片开发的设计流程。 前后关系 前置知识： ESD基础概念与设计原则 — ESD 物理本质与设计原则 ESD测试模型与系统级模型 — ESD 模型参数 ESD器件Snapback机制与失效判据 — 保护器件物理...
ESD先进CMOS技术挑战 📚 Semenov 补充：本页基于 Semenov 等《ESD Protection Device and Circuit Design for Advanced CMOS Technologies》Ch.1 §4-5，系统介绍先进 CMOS 工艺缩放带来的 ESD 可靠性挑战，重点涵盖 Cu 互连、low-k ILD 和 ESD 设计窗口的缩窄效应。与 ESD基础概念与设计原则 的 Voldman 视角互补。 前后关系 前置知识： ESD基础概念与设计原则 — ESD 物理本质与基本设计原则 CMOS工艺与器件 — CMOS 工艺基础 本书内部链条： 先进CMO...
ESD器件Snapback机制与失效判据 📚 Semenov 补充：本页基于 Semenov 等《ESD Protection Device and Circuit Design for Advanced CMOS Technologies》Ch.3，系统介绍 ESD 保护器件的 snapback 物理机制、栅/衬底触发技术、闩锁与 burn-in 效应、以及三种 ESD 失效判据（It2 电流判据、Ioff 漏电判据、Tfail 温度判据）。 前后关系 前置知识： ESD基础概念与设计原则 — ESD 物理本质 ESD先进CMOS技术挑战 — 工艺缩放的 ESD 挑战 pn结电流电压...
ESD电源钳位电路设计 概述 Ch.4 将 Ch.3 的 ESD 器件 集成到钳位电路（clamp）层面。钳位电路是 ESD 保护层次中的第三级：它将分布式 ESD 器件与辅助电路（触发电路、电压基准、驱动电路）结合，形成可用的 IP 库单元。 ESD 钳位的关键特征参数： 触发电压 Vt1 — 进入高电流态的起始电压 保持电压 Vh — snapback 后的平台电压 瞬态响应 — 开启时间、电压波形 DC 耐压 — 正常工作电压下的漏电 失效电流 It2 面积 — 版图 footprint 反向钳位 — 负向 ESD 电流路径 §4.1 主动NMOS钳位（Active NMOS Cl...
Binkley Ch2 — MOS Design from Weak through Strong Inversion 本章引入 MOS 全反型区设计的概念，对比双极与 MOS 晶体管的设计复杂度差异，推导弱反型→中反型→强反型的漏极电流和跨导表达式，并回顾已有的 EDA 工具和设计方法。 核心贡献 MOS vs 双极设计复杂度对比：双极晶体管只需选择集电极电流 IC（gm/IC=1/UT≈38.6V−1 恒定），而 MOS 晶体管需要选择漏极电流 ID、反型系数 IC 和沟道长度 L 三个独立自由度——这是 MOS 设计复杂度远高于双极的根本原因。 gm/ID 效率跨反型区统一...
Binkley Ch3 — MOS Performance vs ID, IC, L（上篇：工艺参数/IC/尺寸/偏置/小信号/增益） 本章是全书最核心的章节（约250页），涵盖从工艺参数到漏电流共12个维度的MOS性能表达式。上篇覆盖§3.2-§3.8：反型系数方法论、工艺参数、尺寸关系、偏置电压、小信号参数和本征增益。 §3.2 选择 ID/IC/L 的优势 三自由度解耦方法论 传统设计选择 ID、W、L，但 ID 和 W 的改变都会影响 IC，使优化方向模糊。Binkley 的方法将 ID、IC、L 作为独立、非耦合的设计自由度，W 由三者显式计算： W=I0⋅ICID⋅L...
Binkley Ch3 — MOS Performance vs ID, IC, L（下篇：电容/带宽/噪声/失配/漏电流） 下篇覆盖 §3.9-§3.12：电容和带宽、噪声（热/闪烁/栅漏）、失配（局部/距离）、漏电流（栅漏/结漏/亚阈值）。 §3.9 电容与带宽 栅氧电容 CGOX=Cox′⋅W⋅L 其中 Cox′=εox/tox。 本征栅电容 本征栅电容与 IC 的依赖关系（归一化到 CGOX）： 电容符号弱反型中反型强反型栅-源C^gsi0过渡2/3栅-漏C^gdi0过渡1/3（饱和）/ 1/2（线性）栅-体C^gbi1−1/n过渡0 EKV 模型统一表达式（用于设...
Binkley Ch4 — Tradeoffs in MOS Performance + Differential Pairs and Current Mirrors 本章基于 Ch3 的完整性能表达式，系统呈现 MOS 器件性能随 ID/IC/L 变化的权衡关系，并通过差分对和电流镜的完整设计实例演示优化方法。 §4.2 性能趋势 IC↑（ID, L 固定） 性能指标趋势原因W/L, WL↓↓面积减小Cgsi+Cgbi↓面积减小VEFF, VDSsat↑↑过驱动增加gm/ID, gm↓效率降低VA↑（略升）DIBL 减弱AVi=(gm/ID)VA↓gm/ID ...
Binkley Ch5 — CMOS OTA Design Optimized for DC, Balanced, and AC 本章通过 2 种 OTA 拓扑（简单 OTA 和共源共栅 OTA），每种实现 3 种优化方向（DC/平衡/AC），共 6 个流片验证的设计实例，演示 Ch3-Ch4 方法论从器件到电路的完整映射。 §5.2 电路描述 简单 OTA（0.5 μm CMOS） 差分输入对 + 电流镜负载 所有器件在给定版本中工作于相同 ID、IC、L 适合通用设计，非输入器件不主导噪声/失配 共源共栅 OTA（0.18 μm CMOS） 差分输入对 + 共源共栅负载 同一版本中各器件...
Binkley Ch6 — Micropower CMOS Preamplifiers Optimized for Low Noise 本章设计并流片验证了两种 0.35 μm SOI CMOS 微功耗前置放大器（差分输入和单端输入），在仅 2 μA 核心电流下实现了极低的热噪声和闪烁噪声，全面演示了噪声优化方法论。 §6.2 横向双极晶体管 SOI CMOS 工艺中的横向双极晶体管（Lateral BJT）在低频率下具有极低的闪烁噪声（无 Si-SiO₂ 界面态的 1/f 噪声），适合超低噪声前置放大器输入级。 §6.3 噪声性能度量 热噪声效率因子 η η=vni,thermal2⋅I...
Binkley Ch7 — Extending Optimization Methods to Smaller-Geometry Processes 本章讨论如何将全书的反型系数设计方法扩展到更小尺寸的 CMOS 工艺以及新兴的非 CMOS 技术（有机薄膜 FET、碳纳米管 FET）。 §7.2 反型系数与工艺无关性 通用跨工艺特性 gm/ID vs VEFF 和 VDSsat vs IC 在所有 CMOS 工艺中呈现近通用行为： gm/ID vs VEFF：对所有工艺几乎相同，因为 gm/ID=2/VEFF（强反型）的基本关系是工艺无关的 VDSsat vs IC：VD...
ESD保护器件（TVS/二极管/GGNMOS/SCR/LDMOS） 概述 Ch.3 系统阐述标准工艺器件与 ESD 保护器件的 脉冲击穿特性 和 设计方法。核心概念是 “免费”ESD 器件（free ESD device）——仅使用工艺已有掩模层、不增加额外工艺步骤即可实现的 ESD 保护结构。 所有 ESD 器件的行为都可追溯到 Ch.2 的 四种基本电导调制机制。器件设计的核心是在正反馈（snapback 触发）和负反馈（电流限制）之间取得平衡。 §3.1 集成工艺中的ESD特殊性 DGO CMOS 工艺基础 典型双栅氧（DGO）CMOS 工艺支持六种主要器件： LV NMOS/PMOS ...
ESD信号引脚防护设计 概述 Ch.6 以 信号路径模拟产品（运放、DAC/ADC、高速接口）为例，演示 ESD 保护网络和钳位的具体应用。核心挑战是在 保护性能 与 信号完整性 之间取得平衡——ESD 保护元件的寄生参数（电容、漏电）会直接影响模拟信号的质量。 §6.1 运算放大器ESD保护 运放 pin 的 ESD 挑战 运算放大器具有多样化的引脚规格： 低压运放：工作电压 1.2-5V，重点关注信号完整性 高压运放：工作电压 3-100V，重点关注 ESD 保护窗口宽度 高速运放：关注 ESD 寄生电容对带宽的影响 输入引脚保护 输入引脚是运放中最敏感的引脚： 主要约束： 寄生电容 CE...
ESD模拟电路设计导论 概述 Ch.1 为全书奠定基础，阐述了模拟电路 ESD 设计区别于数字电路的核心差异，建立了全书使用的关键术语和定义体系。本书将 ESD 保护视为集成电路的一种 额外功能规格 ——类似于其他正常工作参数，需要通过内部电路与 ESD 防护网络的协同设计（co-design）来实现。 §1.1 模拟与数字在ESD设计中的差异 核心差异 从 ESD 设计视角，模拟和数字电路存在根本性差异： 维度数字电路 ESD模拟电路 ESD网络独立性ESD pad ring 与内部电路可分离ESD 网络与内部电路不可分离pin 连接每个 pad 单一连接到内部电路多个连接到内部电路节点设计...
ESD电导调制机制 概述 Ch.2 是本书物理深度最高的章节，系统分析 ESD 脉冲条件下半导体结构中的 电导调制机制。在 ESD 时间域（ns-μs 级）内，大多数过程可视为 绝热（等温）过程，因此电学机制而非热机制决定了初始电导调制现象和 ESD 瞬态波形。热-电热机制仅在接近不可逆失效时变得关键。 所有 ESD 器件中的物理效应均可归结为 五种基本半导体结构 中的电导调制： 基本结构: p-n | n-p-n | p-n-p | p-n-p-n | p-i-n 关键效应: 雪崩击穿 → 双雪崩注入 → 雪崩注入 → 双注入 ↓ ↓ ↓ ↓ 器件应用: 二极管钳位 GGNMOS/Snapb...
ESD电源管理设计 概述 Ch.7 聚焦 电源管理电路 的 ESD 保护——包括低压 DC-DC、高压调节器、LED 驱动器、控制器等产品类别。与信号路径电路不同，电源管理电路的 ESD 设计主要挑战来自 快速开关引脚、高压输出器件 和 多电源域交互。 §7.1 电源管理产品的ESD挑战 核心差异 电源管理电路的 ESD 设计与信号路径电路的根本不同： 维度信号路径电源管理关键关注信号完整性功率处理能力引脚电压范围窄（1.2-5V）宽（1.2-100V+）主要挑战寄生电容/漏电ESD 窗口极窄/负窗口自保护角色辅助主要（功率管自保护）多域交互简单复杂（多个功率域） ESD保护窗口问题 电源管理...
ESD系统级设计 概述 Ch.8 将 ESD 保护提升到 系统层面。系统级 ESD 与芯片级（HBM/CDM）的根本区别在于：系统需要在 工作状态 下承受 ESD 事件，且放电能量高 1-2 个数量级。本章重点讨论 片上系统级保护（on-chip system-level protection）的实现方法。 §8.1 系统级ESD标准与规范 芯片级 vs 系统级 ESD 特性芯片级（HBM/CDM）系统级（IEC）标准JEDEC / ESDAIEC 61000-4-2测试条件不供电正常工作供电峰值电流1.33-3.75 A15-30 A上升时间2-10 ns0.7-1 ns脉冲能量低高（10-...
ESD防护网络设计 概述 Ch.5 将 ESD 保护提升到 网络层面——ESD 防护网络本质上是一个 脉冲功率电路，为每个 pin-to-pin 组合提供放电路径并限制电压。网络设计是模拟电路 ESD 保护中最重要的实践环节。 在模拟电路中，ESD 网络与内部电路 不可分离——内部电路组件可能参与 ESD 电流传导。这是与数字电路 ESD pad ring 设计最根本的差异。 §5.1 基于电源轨的ESD保护网络 轨基网络 vs 局部保护 特性轨基网络（Rail-Based）局部保护（Local Clamp）原理钳位接在 VDD-VSS 电源轨之间，IO 通过二极管到轨每个 pin 独立钳位到...
Hossein Sarbishaei Hossein Sarbishaei 是滑铁卢大学（University of Waterloo）的研究人员，专注于高速 I/O 接口的 ESD 保护设计。 主要贡献 高速 I/O ESD 保护设计（CML 驱动器、ADC） ESD 寄生对高速电路性能的定量分析 Volterra 级数分析 ESD 非线性 代表作品 ESD Protection Device and Circuit Design for Advanced CMOS Technologies（Springer 2008，与 Oleg Semenov、Manoj Sachdev 合著） 关联页...
Manoj Sachdev Manoj Sachdev 是滑铁卢大学（University of Waterloo）电气与计算机工程系的教授，IEEE Fellow，CMOS 设计与可靠性组（CMOS Design and Reliability Group）的负责人。 主要贡献 CMOS 集成电路 ESD 保护设计 低功耗数字/模拟电路设计 存储器电路设计与可靠性 ESD 仿真与测试方法 代表作品 ESD Protection Device and Circuit Design for Advanced CMOS Technologies（Springer 2008，与 Oleg Semen...
Oleg Semenov Oleg Semenov 是滑铁卢大学（University of Waterloo）电气与计算机工程系的学者，专注于 CMOS 设计与可靠性领域的研究。 主要贡献 ESD 保护设备与电路设计（先进 CMOS 工艺） CMOS 集成电路可靠性分析 ESD 仿真方法论（TCAD + 混合模式 + 芯片级仿真） 代表作品 ESD Protection Device and Circuit Design for Advanced CMOS Technologies（Springer 2008，与 Hossein Sarbishaei、Manoj Sachdev 合著） 关联...
TDC 性能指标与误差分析 TDC（时间数字转换器）的性能指标体系与 ADC 既有共通之处（DNL/INL/ENOB/FoM），也有 TDC 特有的概念（SSP 单次精度、PVT 三组件分析）。本章基于 Henzler《Time-to-Digital Converters》Ch.3 系统化梳理。 前后关系 前置知识： TDC架构统一框架与VernierΣΔ方法 — TDC 架构分类 数字CMOS PLL架构与TDC-DCO设计 — TDC 基本概念 外部关联： 数据转换器基础 — ADC/DAC 性能指标体系对照 IC电磁兼容基础与耦合机制 — PVT 变化来源 纳米CMOS空间不可靠性与工艺...
TDC 高级架构 基于 Henzler《Time-to-Digital Converters》Ch.4 的系统化梳理，涵盖双极 TDC、环路 TDC、线性扩展 TDC、DLL-TDC、层次化 TDC、多事件 TDC、BIST 及时域量化器等 Henzler 原创架构。 前后关系 前置知识： TDC架构统一框架与VernierΣΔ方法 — TDC 基础架构 TDC性能指标与误差分析 — DNL/INL/SSP/PVT 分析 数字CMOS PLL架构与TDC-DCO设计 — TDC 在 DPLL 中的应用 外部关联： 延迟锁定环DLL原理与设计 — DLL 基础 ADPLL相位数字化架构 — 双极...
亚门级分辨率 TDC 与 TDC-ADC 应用 基于 Henzler《Time-to-Digital Converters》Ch.5-6 的系统化梳理。Ch.5 从插值因子 IF 出发，系统论述并行缩放、Vernier、脉冲收缩、LPI、GRO-TDC、时域放大器等六种亚门级延迟分辨率技术；Ch.6 将 TDC 推向系统级应用——DPLL 鉴相器及多种 TDC-ADC 架构。 前后关系 前置知识： TDC架构统一框架与VernierΣΔ方法 — 已覆盖 Vernier/GRO/脉冲收缩 TDC TDC高级架构 — 双极/环路/DLL 等架构 TDC性能指标与误差分析 — 性能评估框架 外部关联...
压缩感知理论 压缩感知（Compressive Sensing, CS）是一种突破 Nyquist 采样定理的新型信号采集理论：当信号在某个变换域具有稀疏性时，可以远低于 Nyquist 率的采样速率进行采集，并通过非线性优化算法精确重建原始信号。由 Donoho、Candès、Romberg、Tao 等在 2006 年前后正式提出。 核心思想 稀疏表示 如果信号 x∈RN 在某个正交基 Ψ（如 DCT、小波）下仅有 K≪N 个非零系数，则称信号是 K-稀疏 的 自然信号（包括神经信号、图像、音频）在适当变换域中通常呈现近似稀疏性 测量过程 y=Φx=ΦΨs=Θs 其中： Φ∈RM×N 为测量...
癫痫检测算法 癫痫发作检测算法通过对皮层脑电图（ECoG/iEEG）或多通道神经信号进行实时分析，识别发作期（ictal）与间歇期（interictal）的电生理特征差异。高灵敏度（>90%）和低误报率（<0.5 次/小时）是植入式检测系统的核心要求。 检测框架 多通道神经信号 → 预处理 → 特征提取 → 分类决策 → 发作标记 ├── 滤波 ├── 时域特征 ├── 降噪 ├── 频域特征 └── 伪迹去除 └── 压缩域特征 特征提取方法 时域特征 特征描述计算复杂度信号能量短时窗口的均方幅值低过零率 (ZCR)信号穿越零点的频率极低线长 (Line Length)波形的绝对...
神经探针与植入式系统 神经探针（Neural Probe）是用于记录或刺激神经活动的微型电极器件。植入式系统将神经探针与信号处理/无线传输电子电路集成，实现长期在体的神经信号采集与分析。广泛应用于脑机接口（BMI）、癫痫病灶定位、深部脑刺激（DBS）等方向。 神经探针类型 类型特点示例微电极阵列 (MEA)多电极高密度记录Utah 阵列（100 通道），Neuropixels皮层电图 (ECoG)硬膜下/表面记录，较大电极间距混合 micro+macro 电极条深部电极 (DBS lead)深部脑结构记录/刺激临床癫痫/帕金森定位针式探针 (Microwire)单根/束式，可穿透脑组织Mich...
CMOS V-I 转换器设计 V-I 转换器是 VFC 中决定线性度、输入范围和功耗的核心单元。在低压低功耗约束下，设计高线性度、Rail-to-Rail 输入的 V-I 转换器是 VFC 系统设计的主要挑战。本文基于 Azcona Voltage-to-Frequency Converters: CMOS Design and Implementation Ch.3.1 系统整理。 前后关系 前置知识： MOS晶体管模型与特性 — 跨导 g_m、体效应 g_mb 电流镜基础与Cascode电流镜 — 电流镜是实现V-I转换的关键 运算放大器设计 — OTA 是 V-I 转换的核心放大器 内部...
CMOS VFC 完整设计实例 Azcona 等人在 0.18-μm CMOS 工艺下实现了四款完整的 VFC 芯片：VFC1（可编程，1.8V/<0.4mW）、VFC2（Rail-to-Rail，1.2V/<70μW）、VFC3/VFC4（差分输入，1.2V/<75μW）。所有芯片均经过流片验证，覆盖全温度范围（-40°C ~ +120°C）和电源电压变化测试。本文基于 Azcona Voltage-to-Frequency Converters: CMOS Design and Implementation Ch.4。 前后关系 前置知识： VFC压频转换器基础与架构 —...
FBAR无PLL快速启动频率合成器 无线传感器网络（WSN）中占空比（duty cycling）的关键瓶颈是晶体振荡器的长启动时间。采用 FBAR（薄膜体声波谐振器）替代晶体，可在 3 µs 内完成频率合成器启动，同时支持高达 16 Mbps 数据率和高频率捷变性。由 Thiruarayanan/Ruffieux/Enz（EPFL/CSEM）在 AACD 2015 提出。 动机：占空比通信的能量瓶颈 WSN 节点大部分时间处于睡眠模式，周期性地唤醒发送数据。PLL 频率合成器需要晶振参考 → 晶振启动时间（数 ms）→ 能量开销超过数据通信本身。 FBAR 方案 优势 快速启动：3 µs vs...
Ivanov OpAmp Ch1: 结构设计方法论概述与器件参数 本章概述了全书的结构设计方法论（Structural Design Methodology）的核心思想，并回顾了OpAmp设计中的必要工艺知识和器件参数。本文基于Ivanov & Filanovsky《Operational Amplifier Speed and Accuracy Improvement》(Kluwer, 2004) Ch.1提炼。 前后关系 前置知识： MOS晶体管模型与特性 — 补充MOS器件详细建模 双极晶体管小信号模型 — 补充BJT器件详细建模 本书内部链条： Ch.1（本文）→ Ch.2（结...
Ivanov OpAmp Ch10: 附录——多维系统对称链接理论 附录（原为Valery N.
Ivanov OpAmp Ch2: 结构设计方法论与信号流图 本章是本书最核心、最独特的贡献，系统阐述了结构设计方法论（Structural Design Methodology）。该方法论以信号流图（Signal Flow Graphs, SFG）作为统一分析工具，通过系统化的反馈回路设计来控制每一个重要参数，为模拟电路设计提供了从概念到电路的系统化路径。本文基于Ivanov & Filanovsky (2004) Ch.2提炼。 前后关系 前置知识： Ivanov OpAmp Ch1 - 结构设计方法论概述与器件参数 — 设计流程基础和器件知识 信号流图技术与梯形滤波器设计 — S...
Ivanov OpAmp Ch3: 偏置电路 偏置电路是模拟电路的基石。本章系统分类并分析了OpAmp中四类电流偏置（PTAT、gm匹配、温度无关、负温度系数），以及高输出阻抗电流源、低噪声电荷泵和启动电路的设计方法。本文基于Ivanov & Filanovsky (2004) Ch.3提炼。 前后关系 前置知识： Ivanov OpAmp Ch2 - 结构设计方法论与信号流图 — SFG在偏置中的应用 偏置电路与电流基准 — 标准偏置内容 本书内部链条： Ch.3（本文）→ Ch.5（偏置对失调修调的影响）→ Ch.4（偏置对增益结构的影响）→ Ch.7（PTAT偏置在Class A...
Ivanov OpAmp Ch4: 增益结构与频率补偿 本章引入**增益级（gain stage）与放大级（amplification stage）**的核心区分，系统分析OpAmp增益结构对速度与功耗比（Speed/Power Ratio）的决定性影响，覆盖电压/电流增益提升（Gain Boost）技术、频率补偿策略及条件不稳定性（Conditional Instability）的识别与消除。本文基于Ivanov & Filanovsky (2004) Ch.4提炼。 前后关系 前置知识： Ivanov OpAmp Ch3 - 偏置电路 — 偏置对增益结构的影响 反馈放大器稳定性与频...
Ivanov OpAmp Ch5: 输入级设计 输入级决定OpAmp的噪声和精度特性。本章系统分析轨到轨输入级的恒定gm技术、CMRR/PSRR提升方法、多种修调（Trimming）技术以及输入保护电路设计。本文基于Ivanov & Filanovsky (2004) Ch.5提炼。 前后关系 前置知识： Ivanov OpAmp Ch4 - 增益结构与频率补偿 — gain boost技术在输入级应用 差分放大器与失调分析 — 差分对基础 本书内部链条： Ch.5（本文）→ Ch.6（中间级）→ Ch.7（输出级）→ Ch.8（特殊功能）→ Ch.9（设计实例） Ch.3偏置→ Ch...
Ivanov OpAmp Ch6: 中间放大级 中间放大级（Intermediate Amplification Stages）连接输入级与输出级，负责电平移位、电流增益补充和电压/电流放大。本章系统分析折叠共源共栅（Folded Cascode）中间级的电路实现与设计优化，包括浮动电流源、增益提升、电流镜像噪声优化及电压跟随器。本文基于Ivanov & Filanovsky (2004) Ch.6提炼。 前后关系 前置知识： Ivanov OpAmp Ch4 - 增益结构与频率补偿 — gain boost原理与增益级/放大级区分 Ivanov OpAmp Ch5 - 输入级设计 —...
Ivanov OpAmp Ch7: Class AB输出级 OpAmp输出级应提供最小非线性失真、低静态功耗和高负载电流能力，同时容忍容性负载且不限制摆率。本章以信号流图为统一工具分析Class AB输出级的通用结构，系统覆盖双极与CMOS输出级的电路实现、静态电流（Iq）控制与稳定性。本文基于Ivanov & Filanovsky (2004) Ch.7提炼。 前后关系 前置知识： Ivanov OpAmp Ch6 - 中间放大级 — 中间级到输出级的连接 输出级设计 — 输出级基础知识 反馈放大器基础 — 反馈环路分析 本书内部链条： Ch.6（中间级）→ Ch.7（本文）→ Ch...
Ivanov OpAmp Ch8: 特殊功能电路 每个OpAmp都需要一系列保护、限幅或扩展线性操作边界的辅助电路。本章系统讲解OpAmp的特殊功能电路——启动与关断、温度保护、输出电流限制、摆率提升和过载恢复。本文基于Ivanov & Filanovsky (2004) Ch.8提炼，这些内容是本书独有的实用电路专题，其他教材和专著通常不覆盖。 前后关系 前置知识： Ivanov OpAmp Ch5 - 输入级设计 — 输入保护电路（§5.5） Ivanov OpAmp Ch4 - 增益结构与频率补偿 — 条件不稳定性 Ivanov OpAmp Ch7 - Class AB输出级 —...
Ivanov OpAmp Ch9: 从结构到电路 本章展示一个完整的上下而下OpAmp设计实例——从结构概念、晶体管尺寸选择到流片验证，使用0.5μm单N阱CMOS工艺，设计指标：50μA总静态电流、2.2-5.5V电源、轨到轨输入输出、5MHz GBW。本文基于Ivanov & Filanovsky (2004) Ch.9提炼。 前后关系 前置知识： Ivanov OpAmp Ch4 - 增益结构与频率补偿 — 增益结构与补偿 Ivanov OpAmp Ch5 - 输入级设计 — 输入级设计技术 Ivanov OpAmp Ch6 - 中间放大级 — 折叠共源共栅设计 Ivanov O...
LHC探测器前端放大器 大型强子对撞机（LHC）CMS 和 ATLAS 实验使用数百万通道的像素/条探测器，每个通道产生 ~1 fC 的电荷信号，需在极端辐射环境下以 40 MHz 碰撞率完成读出。前端放大器是读出电子学的关键——其功耗直接影响探测器中物质含量和测量质量。由 Kaplon/Snoeys（CERN）在 AACD 2015 系统综述。 设计约束 参数要求输入电荷~1 fC（来自于穿越粒子的电离）碰撞率40 MHz辐射环境总剂量 > 100 Mrad，位移损伤 > 10^15 n_eq/cm²通道数数百万（CMS 像素~1.24亿通道）功耗主导探测器物质预算时间分辨率25...
MEMS振荡器温度补偿TDC 面向 MEMS 32 kHz 振荡器温度补偿的微功耗温度-数字转换器（TDC），采用 NPN 感温元件和 15-bit 二阶 ΣΔ 调制器，在 6 ms 转换时间内实现 25 mK 分辨率，FoM 仅 24 pJ·°C²。由 Zaliasl/Partridge/Makinwa（SiTime/TU Delft）在 AACD 2015 提出。 系统架构 温度感测前端 NPN 双极晶体管作为感温元件（ΔVBE 原理） 新型 DEM 方案避免 DEM 音调与调制器比特流互调 ΣΔ ADC 15-bit 二阶 ΣΔ 调制器 6 ms 转换时间（~3 samples/s 采...
N-Path滤波器原理与设计 N-Path 滤波器利用线性周期时变（LPTV）开关-电阻-电容网络的频率变换特性，在 CMOS 中实现可编程、高 Q、高线性度的 RF 带通/陷波滤波。由 Klumperink/Nauta（特温特大学）在 AACD 2015 系统综述。 基本原理 Switch-R-C 核心 将基带低通特性通过开关混频上变频至载波频率 fs 带通中心频率由开关时钟频率决定 → 频率可编程 Q 值由基带电容决定 → 高 Q 值 N-Path 结构 N 个相同的路径并行工作 每路包含：开关下混频 → 低通滤波 → 开关上混频 N 通常取 4 或 8 关键特性 特性N-Path传统 ...
Opamp与Gm-Block与CMOS反相器设计选择 运放（Opamp）、跨导模块（Gm-Block）和 CMOS 反相器（Inverter）是模拟放大器三大基本构建块。随着工艺缩放，CMOS 反相器逐渐在高频应用中取代传统运放和 Gm 模块。Willy Sansen 在 AACD 2015 系统比较了这三者的优劣势及适用场景。 三种放大器对比 特性OpampGm-BlockCMOS Inverter增益高（> 60dB）中（30–50dB）低（20–30dB）线性度最高（深度负反馈）中（需内部反馈）低（开环）带宽受限（Miller 补偿）高（可调谐）最高（最小寄生）功耗效率低中最高弱反...
RF功率放大器效率增强技术 CMOS RF 功率放大器面临低电压（薄氧化层器件）与高输出功率之间的矛盾，同时现代通信信号的高 PAPR 要求在功率回退时也保持高效率。Reynaert/Francois（KU Leuven）在 AACD 2015 系统综述了功率合成、Doherty PA、数字辅助等效率增强技术。 核心挑战 低电压 vs 高功率：CMOS 薄氧化层器件 VDD < 1.8V → 需要功率合成 效率-线性度折中：高效率（Class E/F）vs 高线性度（Class A/AB） 回退效率：高 PAPR 信号在平均功率时效率急剧下降 技术分类 1.
Smart-DEM算法用于增量ADC Smart-DEM（Smart Dynamic Element Matching）算法是针对多比特增量型 ADC 的专用动态元件匹配技术，通过考虑 DAC 单元失配误差的注入时间权重，与传统 DEM 相比可实现显著的线性度改善。由 Bonizzoni/Liu/Maloberti 在 AACD 2015 提出，论文收录于 Makinwa 编著的《Efficient Sensor Interfaces, Advanced Amplifiers and Low Power RF Systems》。 核心原理 增量 ADC 中 DAC 失配的时间权重特性 在增量型...
VFC 偏置与控制电路 除了 V-I 转换器外，VFC 系统还需要偏置电路（β-Multiplier 产生与电源/温度无关的参考电流）、双向电流积分器（对 C_int 交替充放电）和控制电路（电压窗口比较器 VWC 设定 V_H/V_L 阈值）。这些单元电路的性能直接影响 VFC 的频率精度、温度稳定性和功耗。本文基于 Azcona Voltage-to-Frequency Converters: CMOS Design and Implementation Ch.3.2-3.4。 前后关系 前置知识： 电流镜基础与Cascode电流镜 — 电流镜是偏置电路和积分器的基本构建块 MOS晶体管模...
VFC 压频转换器基础与架构 电压-频率转换器 (VFC) 属于准数字转换器家族，其输入为模拟电压 V_in，输出为频率 f_0 与输入电压成线性比例的信号 (f_0 = k·V_in)。VFC 输出可直接通过单数字 I/O 口接入微控制器，利用内部计数器完成最终数字化。与 VCO 的区别在于 VFC 有更严格的设计规格：高刻度因子精度和稳定性、宽动态范围(4-decade+)和低线性度误差(<0.1%)。本文基于 Azcona Voltage-to-Frequency Converters: CMOS Design and Implementation Ch.1-2 提炼。 前后关系 ...
WBAN超低功耗无线SoC 面向无线体域网（WBAN）的多标准超低功耗无线 SoC，实现人体穿戴/植入式医疗传感器的无线通信。在 65nm CMOS 中，工作电压低至 1.1V，平均功耗仅 0.5 µW，支持 IEEE 802.15.6 标准。由 Alan Wong（Toumaz）在 AACD 2015 系统介绍。 设计要点 参数指标工艺65nm CMOS频率2.36–2.5 GHz供电1.1V平均功耗0.5 µW（深度 duty cycling）标准IEEE 802.15.6（WBAN）应用心电、体温、血氧等医疗监测 关键模块 多模 RF 前端（覆盖不同 WBAN 频段） 数字基带处理器 电...
两步式增量ADC架构 两步式增量 ADC 将同一模数转换硬件分时复用为粗量化和细量化两步，使二阶 IADC（IADC2）的性能接近三阶 IADC（IADC3），而功耗几乎不变。由 Chen/Temes 等在 AACD 2015 提出。 核心思想 增量 ADC 中，前馈环路滤波器在转换结束时将残差电压存储在最后一级积分器输出端。利用这一残差，可以通过重配置硬件进行二次细量化： 第一步（M1 周期）：IADC2 粗量化，残差 VRES 存于 INT2 第二步（M2 周期）：INT2 转为保持放大器，INT1 复位后采样 VRES，电路重配为 IADC1 进行细量化 噪声整形性能 两步式 I...
亚微瓦电容数字转换器（CDC）技术 面向毫米级传感器节点的能量高效电容数字转换器（CDC）技术，覆盖 SAR CDC（相关双采样前端）、增量 ΔΣ zoom-in CDC、双斜率 CDC 与全数字迭代延迟链 CDC 四种架构。由 Oh/Blaauw 等在 AACD 2015 系统综述。 四种 CDC 架构对比 架构分辨率功耗特点SAR + CDS9–10 bit亚 µW相关双采样消除低频噪声增量 ΔΣ + zoom-in SAR13–14 bitµW 级两步式：先 SAR 确定粗值，再 ΔΣ 精细量化双斜率 CDC12 bitnW 级极低功耗，适合周期性测量全数字迭代延迟链7–8 bitnW ...
低功耗生物医学仪表放大器 面向可穿戴和植入式生物医学系统的能量高效仪表放大器，必须同时满足低噪声、高 CMRR、耐受低频干扰（电极失调、运动伪影、1/f 噪声、工频干扰）等严格约束。由 Xu/Yazicioglu 等在 AACD 2015 系统综述。 设计挑战 生物医学信号（ECG/EEG/EMG/神经信号）的典型特征： 幅度：10 µV–10 mV 带宽：DC–1 kHz 干扰：电极 DC 失调（数十 mV）、运动伪影、50/60 Hz 工频 噪声要求：亚 µVrms 输入参考噪声 关键性能指标 噪声效率因子 (NEF)：NEF=Vn,rmsπ⋅UT⋅4kT⋅BW2Itotal，理...
低失调运放的动态失调消除技术 采用 Chopping、Auto-zeroing 和 Chopper Stabilization 等动态失调消除技术，可实现 µV 级失调的 CMOS 运放，满足精密传感器的读出需求。Qinwen Fan/Huijsing/Makinwa 在 AACD 2015 系统综述了这些技术的工作机理、非理想效应及 ripple 抑制方案。 三种动态失调消除技术 技术原理残余失调特点Chopping信号调制到高频→放大→解调回基带，失调被调制到斩波频率< 1 µV连续时间，但产生输出纹波Auto-zeroing采样失调→保持→在信号通路中扣除1–10 µV离散时间（采...
多通道压缩域特征提取SoC 首个全集成多通道压缩域特征提取 SoC，面向皮层植入式癫痫检测。在模拟/数字域直接对压缩后的神经信号提取特征，避免完整信号重建，大幅降低数据率和无线传输功耗。由 Shoaran/Schmid 在 AACD 2015 提出。 设计动机 皮层脑电（ECoG）记录需要大量的电极通道（≥16），导致： 数据率过高：数字化的多通道神经信号 > 数 Mbps 无线传输功耗占系统总功耗的主要部分 传统方案先完整重建信号再提取特征 → 功耗浪费 架构创新 压缩域特征提取 在压缩感知（Compressive Sensing）域直接提取统计特征 避免 Nyquist 率采样和完整...
推挽放大器闭环线性化技术 推挽输出级在驱动重负载时具有高电流效率，但开环失真较大。通过系统化的三步骤方法论——消除非固有失真源、选择最优拓扑、最大化带内环路增益——可将闭环失真压缩至可接受水平。由 Castello/Baschirotto 在 AACD 2015 系统阐述。 三步骤方法论 步骤一：消除非固有失真源 消除推挽结构工作模式本身不要求的失真源： 交越失真：适当的静态偏置电流（class AB） 输出级非线性寄生：线性化偏置电路 电源相关失真：充分电源抑制 步骤二：选择最优放大器拓扑 最大化开环失真分量在闭环下的压缩比： 对给定带宽，选择可提供最大环路增益的拓扑 多级结构 + 适当的频...
汽车多模低功耗RF收发机 面向汽车远程/无钥匙进入（RKE/PKE）、胎压监测（TPMS）和发动机防盗锁止（Immobilizer）的多模 UHF/LF 收发机，在 0.18 µm CMOS 中实现灵活的频率、数据率和输出功率配置。由 Chabloz（Melexis/CSEM）在 AACD 2015 系统介绍。 应用场景 应用频率特点RKE（远程无钥匙进入）UHF (315/433/868 MHz)用户按键触发PKE（无源无钥匙进入）LF (125 kHz) + UHF自动检测钥匙接近TPMS（胎压监测）UHF (433/868 MHz)轮胎内温度+压力Immobilizer（发动机防盗）LF...
相位域射频接收机架构 滑动中频相位-数字转换（SIF-PDC）接收机将传统模拟 I/Q 域的信号处理等效变换为数字相位域处理，节省约 40% 的功耗。采用相位旋转器解耦载波生成和频率解调，保证频率稳定性和宽带操作。由 Yao-Hong Liu（imec/Holst Centre）在 AACD 2015 提出。 架构创新 传统接收机 vs 相位域接收机 传统：模拟 I/Q 下混频 → 模拟基带滤波 → 双通道 ADC SIF-PDC：滑动中频 → 相位-数字转换（单通道闭环）→ 数字相位处理 关键模块 滑动中频前端：将 RF 信号下变频至低中频 相位-数字转换器（PDC）：直接提取相位信息，省去...
超低功耗电容耦合前置放大器 面向麦克风信号采集链的超低功耗电容耦合前置放大器设计策略，从噪声-功耗折中出发，系统讨论前置放大、环路滤波、偏置等关键模块的拓扑选择。由 Nys（SEMTECH）等在 AACD 2015 提出。 设计原则 噪声-功耗折中 热噪声功率与电流消耗成反比： 噪声降低 2× → 所有电流和器件宽度必须加倍（保持电流密度和电压水平不变） 这意味着功耗也加倍 → 只能通过拓扑优化突破 拓扑选择准则 最小化贡献噪声的晶体管数量 将大部分电流投入最关键的第一级（输入级） 输入级提供足够增益 → 压制后续级噪声贡献 最简拓扑最有效：单端共源极 gm 效率是差分输入对的 2×（相同电...
高压运放带宽与线性度优化 高压运放（100–200 Vpp）在超声成像和 MEMS 驱动器中的应用对带宽和线性度提出极高要求。通过高 gm 跨导器（薄氧化层 BiCMOS 器件）与高阻抗级（长沟道高压器件）的组合，可在维持高压能力的同时最大化工作频率。由 Ricotti（STMicroelectronics）在 AACD 2015 系统介绍。 关键挑战 1.
Bakker芯片原型实现 — CMOS智能温度传感器三种原型 Bakker & Huijsing 专著《High-Accuracy CMOS Smart Temperature Sensors》Ch.5 描述了三款 CMOS 智能温度传感器原型芯片，分别面向轮胎监测（超低功耗 3μA）、通用环境温度传感（首款 ±1°C 免校准）和远程微处理器热管理（单晶体管远程测温）。本文基于 Ch.5 全章提炼，覆盖每款原型的应用背景、系统架构、关键电路设计、创新技术和实测数据。 前后关系 前置知识： CMOS智能温度传感器原理 — 温度传感前端原理（含 Bakker Ch.3 带隙基准设计） CM...
Maloberti §7.3-§7.5 的特色在于从电路实现角度深入 CT-ΣΔ 调制器：涵盖 MOSFET-C/Gm-C/电流模三种积分器拓扑的详细分析、抖动功率的精确公式推导、DT→CT 脉冲不变变换的完整步骤、带通 ΣΔ 的变换实现，以及 ΣΔ DAC 的双 RTZ 技术。 1.
Maloberti §8.6-§8.7 从电路实现角度深入动态匹配（DEM）技术：涵盖电流分割动态匹配、蝶形随机化网络、ILA 两种实现（旋转/加法）、DWA 物理实现，以及抽取/插值滤波器（CIC结构）的完整设计。 1. 电流分割动态匹配 1.1 基本原理 电流分割器（Fig.
Maloberti §7.2.6-§7.2.7 对 MASH 调制器的分析比标准教材更为深入：系统推导了有限运放增益、DAC 增益误差、减法器增益误差导致的噪声泄漏定量公式，以及多级 MASH 的动态范围缩放优化方法。 1.
性能函数与性能模型 性能函数 (Performance Function) 和可行性函数 (Feasibility Function) 是 Martens & Gielen《High-Level Modeling and Synthesis of Analog Integrated Systems》(2008) Ch.2 §2.4 系统定义的概念框架，用于描述模拟/混合信号设计中参数到性能的映射关系。五种性能函数类型覆盖从仿真到符号分析的完整技术谱系。 形式化定义 参数 (Parameter) p∈p(D) 描述层 D 中基本元素 E 或互连 I 的属性。如晶体管尺寸 W/L、电容 C...
描述与抽象层设计框架 描述与抽象层设计框架 是 Martens & Gielen《High-Level Modeling and Synthesis of Analog Integrated Systems》(2008) Ch.2 建立的形式化基础框架，系统定义了模拟/混合信号设计流程中的基本概念：描述层(Description Level)、抽象层(Abstraction Level)、四种基本操作（细化/简化/转换/变换）、以及通用设计流(Generic Design Flow)。 核心概念定义 描述层 (Description Level) 定义：描述层 D=(E,I) 是二元组...
Maloberti Ch.9 系统地介绍了数据转换器的完整测试框架：从 ATE 平台到静态测试（DNL/INL 提取），从动态测试（SFDR/THD/SINAD）到 FFT 频谱分析。其核心特色在于数学推导的完整性（最小二乘正弦拟合、直方图统计、频谱分析）和工程可操作性（测试环路设计、精度预算）。 1.
相位-频率传递 (Phase-Frequency Transfer) 模型 相位-频率传递 (Phase-Frequency Transfer, PFT) 模型 是 Martens & Gielen《High-Level Modeling and Synthesis of Analog Integrated Systems》(2008) Ch.5 提出的全新频域建模框架。核心创新是用 Polyphase Harmonic Transfer Matrix (PHTM) 统一表示多相（多分支）RF 前端的线性/非线性行为，支持下变频/上变频操作，并自然处理频率偏移和非理性效应。 动机与需求...
自顶向下异构综合优化 (Top-Down Heterogeneous Optimization) 自顶向下异构优化 (Top-Down Heterogeneous Optimization, TDHO) 是 Martens & Gielen《High-Level Modeling and Synthesis of Analog Integrated Systems》(2008) Ch.6 提出的新算法，用于模拟/混合信号系统的高层级综合。核心思想是通过设计群体和变换操作同时探索架构拓扑和参数值，结合满意度函数驱动进化式优化。 优化架构（Fig.
设计变换与架构探索 (Design Transformation and Architectural Exploration) 设计变换 (Design Transformation) 是 Martens & Gielen《High-Level Modeling and Synthesis of Analog Integrated Systems》(2008) 中高层级综合的核心操作算子。Ch.6 §6.3.7 系统定义四类变换：基于规则、数学等价、重组和变异，构成自顶向下异构优化的拓扑和参数变化引擎。 变换的形式化定义 在通用设计流框架中，变换 (Transformation) TD...
通用行为建模方法 (Generic Behavioral Modeling) 通用行为模型 (Generic Behavioral Model, GBM) 是 Martens & Gielen《High-Level Modeling and Synthesis of Analog Integrated Systems》(2008) 提出的高层级建模框架，核心思想是定义一组足够通用(GENERIC) 的行为模型，使同一模型框架可以表示多种不同架构，同时利用特定系统类的共性实现高效性能评估。 背景与动机 在高层级模拟综合中，设计自动化方法需要探索异构设计空间(heterogeneous d...
高层级模拟综合集成 (High-Level Analog Synthesis Integration) 高层级模拟综合集成 基于 Martens & Gielen《High-Level Modeling and Synthesis of Analog Integrated Systems》(2008) Ch.3 对过去 25 年模拟 EDA 综合工具的全面分类综述。本书将模拟综合策略分为四大基本类别，并在分析各方法优劣后提出基于通用行为 (Generic Behavior) 的第五类综合策略。 四类综合策略分类体系 Martens 提出的分类准则：设计策略处理不同架构的能力。 类别方法...
ADPLL Matlab 仿真脚本集 本书（Brandonisio & Kennedy）附录 A 提供了完整的 ADPLL Simulink 行为模型 Matlab 代码，涵盖机器精度基线、有限分辨率加 Dither、一阶噪声整形 TDC 三种场景，以及相位噪声提取与 Jitter 建模脚本。所有代码均可从 cas.tyndall.ie/ 下载。 总览 编号脚本名称功能描述章节List.
ADPLL 相位噪声解析预测 基于 ADPLL 各模块的线性模型，推导 TDC-based 和 accumulator-based ADPLL 相位噪声的闭式解析预测公式。通过建立统一的 z 域线性模型，可预测不同 TDC/DCO 精度配置下 ADPLL 的输出相位噪声谱。基于 Brandonisio & Kennedy Noise-Shaping All-Digital Phase-Locked Loops Ch.4 提炼。 前后关系 前置知识： ADPLL相位数字化架构 — ADPLL 四种架构的相位数字化原理 PLL基本结构与传递函数 — PLL 频域分析方法 相位噪声对PLL影...
ADPLL 相位数字化架构 ADPLL（全数字锁相环）用数字电路替代传统模拟 PLL 中的大电容环路滤波器，实现面积节省和可重构设计。其核心操作是将 相位差转换为数字字，不同 ADPLL 架构采用不同的相位数字化方法。基于 Brandonisio & Kennedy Noise-Shaping All-Digital Phase-Locked Loops Ch.2 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — PLL 基本架构和传递函数框架 环路滤波器与电荷泵PLL — 模拟 CP-PLL 作为 ADPLL 的对照 数字CMOS PLL架构与TDC-DCO设计 — ADP...
ADPLL 高效事件驱动建模 累积式 ADPLL 的混合信号特性使其仿真面临仿真时间过长、多时钟域冲突等挑战。Brandonisio & Kennedy Ch.6 提出一种基于 S-function + 预测方程 的高效事件驱动建模方法，通过仅产生最小数量的必要事件（参考振荡器上升沿 + DCO”显著边沿”），将仿真耗时从数小时压缩至亚秒级。本章还系统阐述了混合信号系统的基本概念、商用仿真器的选型对比以及 SoC 设计流程中 ADPLL 行为模型的定位。 前后关系 前置知识： ADPLL相位数字化架构 — 累积式 ADPLL 架构与重定时 TDC架构统一框架与VernierΣΔ方法 —...
GaN 功率晶体管栅极驱动特性 GaN（氮化镓）功率晶体管因其宽禁带特性，具有极低导通电阻、极低寄生电容和超高开关速度（dV/dt 达 1000 V/ns），但同时对栅极驱动提出了严格的电压额定限制和特殊的驱动方案需求。基于 Seidel & Wicht (2021) Ch.2, Ch.4。 GaN 器件结构 2DEG 与增强型方案 AlGaN/GaN 异质结构形成高导电 2DEG（二维电子气） 天然为耗尽型（normally-on） 器件 增强型（normally-off）方案： p-GaN（EPC eGaN®-FET）：p 掺杂层插入栅极与 AlGaN 之间 GIT（Gate In...
HVCS 高压电荷存储栅极驱动技术 HVCS (High-Voltage Charge Storing) 是一种面积高效的自举电容集成技术，通过引入第二高压自举电容 CB2，在相同电荷传递需求下将自举电容面积减少 ~70%。适用于硅功率晶体管和中小型 GaN 晶体管的栅极驱动。基于 Seidel & Wicht (2021) Ch.3。 基本原理 传统自举电路的问题：CB1 充电至 ~5 V，仅能放电 ΔV1=0.5−1.5 V，电荷利用率低。 HVCS 核心思想：引入第二高压自举电容 CB2，初始充电至更高电压（如 15 V），放电时产生大压降（如 15 V → 5 V，ΔV...
HVES 高压能量存储谐振栅极驱动技术 HVES (High-Voltage Energy Storing) 是一种谐振式栅极驱动概念，在栅极充电路径中引入电感 L 形成谐振拓扑，实现比传统方案 10 倍 的栅极电荷传递、+25% 的驱动速度提升以及 1.3 倍于 HVCS 的效率。基于 Seidel & Wicht (2021) Ch.4。 基本原理 HVES 栅极电荷传递 HVES 在栅极充电路径中引入电感 L，缓冲电容 CBuf 中的储能通过谐振转移到栅极节点 VGS： QG,ideal=VGSonCBuf⋅VC2(4.1) QG,ideal 与电感 L 无关（L...
TDC 架构统一框架与 Vernier-ΣΔ 方法 时间数字转换器（TDC）将时间间隔的持续时间 tin 转换为数字字。本章（Brandonisio & Kennedy Ch.3）用 统一的单尺度/双尺度 ADC 框架 系统化描述 6 种 TDC 架构，并首次在文献中证明 Vernier 方法可以视为 ΣΔ 调制的一种特殊情况。 前后关系 前置知识： 数字CMOS PLL架构与TDC-DCO设计 — TDC 基本概念 ADPLL相位数字化架构 — ADPLL 中 TDC 的角色 反馈噪声整形与MOD1深度分析 — ΣΔ 调制基础 外部关联： Hybrid PLL架构与技术 — GRO...
噪声整形与抖动优势时域分析 本章（Brandonisio & Kennedy Ch.5）在不依赖白噪声近似的前提下，严格证明了一阶 ΣΔ 调制器+移动平均滤波器的时域精度始终优于量化器+移动平均滤波器。通过引入 dither 信号并建立 max|y-x| 和 [−3σ, 3σ] 区间两种精度度量，量化揭示了噪声整形和 dither 整形阶数对系统精度的定量影响。 前后关系 前置知识： 反馈噪声整形与MOD1深度分析 — ΣΔ 调制器基本原理与 NTF 过采样数字滤波降噪 — 移动平均滤波器的频域特性 量化器理论与线性模型 — 量化误差的区间分布 外部关联： ADPLL相位噪声解析预测 ...
大栅极环路与寄生电感利用技术 基于 HVES 的大栅极环路栅极驱动器，利用寄生栅极环路电感 Lloop 本身作为谐振电感，无需额外片上电感，在驱动器和功率晶体管间距 ~25-50 cm 时仍能实现快速、鲁棒的栅极驱动。驱动速度比传统方案提升 ~40%，dV/dt 达 60 V/ns。基于 Seidel & Wicht (2021) Ch.5。 应用场景 驱动器和功率晶体管物理分离的需求： 极端温度：GaN 晶体管发热仅影响晶体管，不影响驱动器 优化装配：多层基板紧凑布线，陶瓷基板高电流/高温 高效散热：无驱动器的晶体管板可在基板两侧安装散热器 空间约束：功率模块或引擎中的给定距离 核...
放大器频率响应基础 放大器的增益随频率升高而滚降，带宽是模拟设计的核心约束。本章基于 Razavi 第 6 章（Frequency Response of Amplifiers）提炼，该章以独立一章（相较于 Gray 分散在各章）系统覆盖各拓扑的频率响应分析方法，包含密勒定理、极点关联法、各基本放大级的精确传递函数推导、以及增益-带宽权衡。 前后关系 前置知识： MOS晶体管模型与特性（§1.5-§1.6）— 寄生电容 C_GS、C_GD、C_DB、C_SB 单管放大级（Ch.3）— CS/CG/SF 的低频特性 Cascode与多管放大级（Ch.3）— Cascode 的低频特性 本书内部链...
栅极驱动器供电与信号传输技术 栅极驱动器的供电和信号传输是实现可靠开关的关键环节。本章系统分析隔离/非隔离供电方案、自举电路的挑战与解决方案、多种信号隔离方式（磁/光/电容/压电），以及高低侧耦合电流的定量分析。特别介绍一种创新的 Boost 转换器高侧供电方案，突破传统自举的占空比限制。基于 Seidel & Wicht (2021) Ch.2, Ch.6。 隔离与非隔离供电（§2.4.1） 隔离供电 保护控制单元和用户免受高压伤害 降低共模噪声 允许更灵活的电路配置 通常用变压器实现 其他类型：光学功率传感器 [108] 非隔离供电 场景方案低侧直接连接 VSUP 到驱动器 IC...
栅极驱动基础与功率级设计 栅极驱动器（Gate Driver）是连接控制信号与功率晶体管的接口电路，其输出级配置、栅极环路寄生参数和谐振/非谐振驱动效率是理解 HVCS 和 HVES 概念的基础。本节内容基于 Seidel & Wicht (2021) Ch.2。 栅极驱动器输出级 三种输出级配置 (a) CMOS inverter (PMOS pull-up + NMOS pull-down)： 简单常用，PMOS约为相同导通电阻NMOS的3倍大 高压PMOS的比电阻可达NMOS的30倍 适用于较小输出电流 (b) Two-NMOS output stage： 节省面积与成本，需自举...
版图与封装技术 模拟电路版图设计是连接电路设计与芯片制造的桥梁。Razavi 第 2 版新增 Ch.19，系统覆盖了多指晶体管、共质心匹配、STI 应力、阱邻近效应、ESD 保护、衬底耦合和封装寄生等模拟版图核心技术。本文基于 Razavi Ch.19、Baker Ch.8-12 和 Gray §2.4 提炼。 前后关系 前置知识： CMOS工艺与器件 — 工艺制造流程对版图的约束 IC制造基础工艺 — 光刻、刻蚀、注入等基础工艺 本书内部链条： 版图与封装（本文）→ Razavi Design of Analog CMOS ICs 深度解析 §19 → CMOS工艺与器件（Ch.18 — 工...
相位噪声建模与 Matlab 提取 基于 Kundert 的相位噪声/jitter 理论框架，Brandonisio & Kennedy Ch.7 系统阐述了如何在 Matlab 中建模和提取相位噪声：从理想/噪声振荡器的数学模型出发，推导了相位噪声 PSD（L(Δω)）与相位偏差 ΔΦ(t) 的解析关系，并通过线性插值法从采样信号中提取 jitter → 估计相位偏差 → 计算相位噪声谱，形成完整的时频域噪声分析方法。 前后关系 前置知识： 相位噪声对PLL影响 — PLL 中相位噪声传播理论 Jitter基本概念与定义 — 抖动的基本定义与类型 Jitter与Phase Noise...
纳米 CMOS 运放设计方法学 在纳米 CMOS 工艺（28nm 及以下）中，传统平方律模型因速度饱和、迁移率退化、DIBL 等短沟道效应而严重失准。Razavi 第 2 版 Ch.11 提出的 gm/ID 查找表方法 取代了平方律手算，成为纳米运放设计的系统方法论。本文基于 Razavi Ch.11、Gray §6 和 Sansen Ch.7 提炼。 前后关系 前置知识： MOS晶体管模型与特性 — 平方律模型的局限与纳米效应 频率补偿技术 — Miller/Cascode 补偿 两级Miller运放设计 — 经典两级运放架构 套筒与折叠Cascode运放 — Telescopic/Fo...
CMOS温度传感器原型芯片实现 Pertijs & Huijsing 专著《Precision Temperature Sensors in CMOS Technology》Ch.7 描述了三款 CMOS 智能温度传感器原型芯片，逐步实现了从 ±1.5°C 到 ±0.1°C（3σ）的精度突破。本文基于 Ch.7 全文提炼，覆盖每款原型的系统架构、关键电路、创新技术和实测数据。 前后关系 前置知识： CMOS智能温度传感器原理 — 温度传感前端原理 CMOS温度传感器ΣΔADC与电路实现 — ΣΔ ADC 与精密电路 双极晶体管大信号特性 — BJT 物理与建模 本书内部链条： CMOS...
SAR ADC二进制误差补偿方法 二进制误差补偿方法（Binary-Scaled Error Compensation Method）由刘纯成博士在其2010年博士论文第三章中提出（刘纯成 高速低耗能SAR ADC博士论文 深度解析）。该方法通过在传统二进制DAC网络中插入二进制缩放的补偿电容，使SAR ADC可容忍≥12.5%的DAC建立误差，从而使比较器能够在DAC未完全稳定时进行比较，显著提升操作速度。相比非二分搜索（Non-binary Search）技术，本方法保持二进制权重，硬件开销和设计复杂度更低。 1.
SAR ADC单调电容切换技术 单调电容切换（Monotonic Capacitor Switching Procedure）由刘纯成博士在其2010年博士论文中提出（刘纯成 高速低耗能SAR ADC博士论文 深度解析）。该技术通过改变SAR ADC电容阵列的开关方式——顶板采样、底板接Vref、每bit周期只切换一个电容（高压侧下拉至GND）——相比传统架构节省81.3%的切换能量和50%的总采样电容。论文Chapter 2通过三款原型芯片验证了该技术的有效性。 1.
SAR ADC预测性电容切换技术 预测性电容切换技术（Predictive Capacitor Switching Procedure）由刘纯成博士在其2010年博士论文第四章中提出（刘纯成 高速低耗能SAR ADC博士论文 深度解析）。该方法通过分裂单调切换解决共模电压变化问题，并通过预测电路避免不必要的电容切换，在保持单调切换低功耗优势的同时进一步提升能量效率（额外节省40-45%），并改善静动态性能。0.18μm CMOS原型芯片实现10-bit 10-MS/s、功耗仅98μW、FOM=11fJ/conv-step。 1.
BiCMOS ESD电路设计 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.10，系统介绍 BiCMOS 工艺中的 ESD 电路设计——双极 ESD 输入电路、二极管配置双极输入、电压触发双极输入（电阻接地基极/齐纳击穿/BV_CEO 触发/超低正向偏置触发）、双极缩放、BiCMOS 混合信号设计。 前后关系 前置知识： BiCMOS技术HBT与互连 — BiCMOS 工艺基础 ESD二极管设计 — 二极管 ESD 设计 MOSFET ESD设计 — MOSFET ESD 设计 1.
ESD二极管设计 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.4，系统介绍 ESD 二极管的完整设计方法——阳极设计（P+ 扩散宽度/接触/硅化物/间距）、互连布线（并行/反并行/锥形）、多晶硅束缚二极管、N-well 二极管、二极管串设计（架构/多I/O/Darlington放大/面积缩放）和三阱 ESD 二极管。 前后关系 前置知识： pn结电流电压特性与击穿 — pn 结物理 ESD芯片设计综合与架构 — 芯片级设计 本书内部链条： ESD芯片设计综合与架构 → ESD二极管设计（本文）→ ESD无源电阻设计 1.
ESD分布式系统分析 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.1 §1.10，系统介绍 ESD 系统中集总参数与分布式参数的判据、RLC/RC/RG 梯形网络分析方法。分布式分析对于理解 ESD 电流在芯片中的实际分布至关重要——它决定了保护器件的实际电流分担比。 前后关系 前置知识： ESD时间常数体系 — 时间常数分析 ESD测试模型与系统级模型 — ESD 模型参数 本书内部链条： ESD时间常数体系 → ESD分布式分析（本文）→ ESD度量指标与设计策略 1.
ESD基础概念与设计原则 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.1，系统介绍 ESD 基础概念、历史演进、17 条核心设计原则和 ESD 缺陷机制分类。与 IC电磁兼容建模技术 的模型参数层面不同，本页聚焦 ESD 的物理本质、设计方法论和失效模式分类。 前后关系 前置知识： CMOS工艺与器件 — CMOS 工艺基础 pn结电流电压特性与击穿 — pn 结物理 MOS晶体管模型与特性 — MOSFET 器件基础 本书内部链条： ESD基础概念（本文）→ ESD测试模型与系统级模型 — ESD 模型参数 → ESD时间常数体系 ...
ESD度量指标与设计策略 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.1 §1.11-1.14，系统介绍芯片级 ESD 度量指标、质量与可靠性业务指标、12 步 ESD 策略构建法、ESD 欧姆定律经验设计和缩放理论。这些度量和方法论为 ESD 保护设计提供了量化框架。 前后关系 前置知识： ESD分布式系统分析 — 分布式系统分析 ESD测试模型与系统级模型 — ESD 模型参数 本书内部链条： ESD分布式系统分析 → ESD度量指标（本文）→ ESD芯片设计综合与架构 1.
ESD无源电阻设计 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.5，系统介绍无源电阻在 ESD 保护中的应用——N-well 电阻（ESD 问题/MOSFET 集成/镇流/速度饱和）、N/P 扩散电阻、埋层电阻 BR（设计/二极管元素/HBM-CDM 元素/镇流/集成/电流窃取/失效机制/栅连接）。 前后关系 前置知识： ESD二极管设计 — 二极管 ESD 设计 CMOS工艺与器件 — CMOS 无源元件 本书内部链条： ESD二极管设计 → ESD无源电阻（本文）→ 模拟RF无源元件ESD设计 1.
ESD时间常数体系 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.1 §1.6，系统介绍 ESD 事件中的多尺度时间常数体系——从电荷弛豫、磁扩散到热扩散，从半导体器件到芯片级系统。时间常数分析是理解 ESD 事件物理过程和确定保护设计策略的基础。 前后关系 前置知识： ESD测试模型与系统级模型 — ESD 模型参数 pn结电流电压特性与击穿 — pn 结物理 本书内部链条： ESD测试模型与系统级模型 → ESD时间常数（本文）→ ESD分布式系统分析 1.
ESD测试模型与系统级模型 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.1 §1.4-1.5，系统介绍 IC 级和系统级 ESD 测试模型的完整参数与波形特征。本页大幅扩展 IC电磁兼容建模技术 中的 ESD 模型内容，增加 VF-TLP、系统级模型（HMM/CBM/CDE）和完整时间常数对比。 前后关系 前置知识： IC电磁兼容建模技术 — HBM/MM/CDM/TLP 基础参数（EMC of ICs 教材视角） ESD基础概念与设计原则 — ESD 物理基础 本书内部链条： ESD基础概念与设计原则 → ESD测试模型（本文）→ ...
ESD电源钳位网络 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.11-12，合并介绍 CMOS 和双极 ESD 电源钳位网络——CMOS 电源钳位（RC 触发/栅耦合/正向偏置触发/IEC 响应）、Master/Slave 系统、串联堆叠 RC 触发钳位、三阱串联二极管钳位、双极电源钳位（齐纳触发/BV_CEO 触发/正向偏置/混合电压/电容触发）、Johnson Limit 关系、SiGe HBT 钳位。 前后关系 前置知识： ESD芯片设计综合与架构 — 芯片级设计 BiCMOS ESD电路设计 — 双极 ESD 电路 1.
ESD芯片设计综合与架构 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.2，系统介绍半导体芯片 ESD 综合的完整方法论——电气/热/空间连接性分析、输入保护网络、电源钳位网络、轨到轨网络、保护环、焊盘下结构，以及混合信号架构中的域间 ESD 网络设计。 前后关系 前置知识： ESD度量指标与设计策略 — ESD 设计策略 CMOS工艺与器件 — CMOS 工艺基础 本书内部链条： ESD度量指标与设计策略 → ESD芯片设计综合（本文）→ MOSFET ESD设计 外部关联： IC电磁兼容建模技术 — IC 级 EMC 建模 1.
MOSFET ESD设计 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.3，系统介绍 MOSFET 作为 ESD 保护器件的完整设计方法——沟道长度/宽度设计、接触间距规则、金属布线电流分布、硅化物遮蔽、多指 MOSFET 集成技术（电阻镇流/栅耦合多米诺/源极启动栅自举）、封闭漏极设计和互连镇流。 前后关系 前置知识： MOS晶体管模型与特性 — MOSFET 器件基础 CMOS工艺与器件 — CMOS 工艺 ESD芯片设计综合与架构 — 芯片级设计 本书内部链条： ESD芯片设计综合与架构 → MOSFET ESD设计（本文）→ E...
SCR ESD电源钳位 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.13，系统介绍 SCR（Silicon Controlled Rectifier）作为 ESD 电源钳位的设计——单向/双向 SCR、中电平 SCR、低压触发 SCR、LDMOS 电路（LOCOS/STI/隔离 STI）、DeMOS/DeNMOS/DeNMOS-SCR、UHV-LDMOS/UHV-LDMOS-SCR。 前后关系 前置知识： ESD电源钳位网络 — 电源钳位基础 pn结电流电压特性与击穿 — pn 结物理 1.
SOI ESD设计 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.9，系统介绍 SOI（Silicon-on-Insulator）工艺中的 ESD 设计——BOX 膜影响、T 形版图体接触 MOSFET、SOI 横向二极管（多种结构）、SOI BR 元素、动态阈值 SOI MOSFET、SOI 双栅 MOSFET、Bulk→SOI ESD 重映射、SOI FinFET 结构。 前后关系 前置知识： MOSFET ESD设计 — 体硅 MOSFET ESD ESD二极管设计 — 二极管 ESD 设计 CMOS工艺与器件 — CMOS 工艺...
接收器电路ESD设计 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.8，系统介绍接收器电路的 ESD 设计——延迟时间与负载效应、HBM/CDM 接收器方案、接收器演进（半通 TG/全通 TG/keeper/修改 keeper）、伪零 VT TG、ZVT TG、漏晶体管接收器、Schmitt 触发反馈、双极/差分接收器。 前后关系 前置知识： ESD芯片设计综合与架构 — 芯片级设计 MOSFET ESD设计 — MOSFET ESD 器件 1.
模拟RF无源元件ESD设计 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.6，系统介绍模拟/RF 电路中无源元件的 ESD 设计——版图匹配（局部/全局/对称/热对称）、公共质心设计（一轴/两轴）、交叉指插设计、电阻元件 ESD（dogbone/交叉指/虚拟/热电消除/静电屏蔽）、电容/电感 ESD 设计。 前后关系 前置知识： ESD无源电阻设计 — 无源电阻 ESD 射频放大器与LNA设计 — RF 电路基础 本书内部链条： ESD无源电阻设计 → 模拟RF无源ESD（本文）→ 离片驱动器OCD与ESD 1.
离片驱动器OCD与ESD 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.7，系统介绍离片驱动器（Off-Chip Driver, OCD）的 ESD 设计——I/O 标准（TTL/LVTTL/GTL/HSTL/SSTL）、CMOS 非对称/对称驱动器、MVI 驱动器、自偏置阱 OCD、可编程阻抗 OCD、栅调制 OCD、衬底调制电阻镇流 MOSFET。 前后关系 前置知识： ESD芯片设计综合与架构 — 芯片级设计 MOSFET ESD设计 — MOSFET ESD 器件 1.
Banerjee PLL基础与系统概述 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 1-2 章提炼，涵盖 PLL 基本操作原理以及电荷泵 PLL 相比传统电压型鉴相器 PLL 的结构优势。 前后关系 前置知识： PLL基本结构与传递函数 — PLL 三大要素与基本闭环模型 PLL鉴相器 — 鉴相器类型与 s-曲线 本书内部链条： Ch.1-2（本文）→ Ch.3 (PFD 理论分析) → Ch.8-9 (传递函数框架) → Ch.14-15 (相位噪声) → Ch.20-23 (环路滤波器设计) Ch.1: B...
Banerjee PLL相位噪声建模 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 14-15 章提炼。Banerjee 的相位噪声模型涵盖 PFD/参考/VCO/分频器各噪声源、带内/带外噪声贡献、闪烁噪声以及集成相位噪声量的计算方法。 前后关系 前置知识： Banerjee 环路滤波器系数与传递函数 — Ch.9 传递函数框架是相位噪声建模的基础 相位噪声对PLL影响 — 相位噪声的基本概念 Jitter与Phase Noise关系 — 相位噪声与抖动的转换关系 本书内部链条： Ch.14-15（本文）← C...
Banerjee PLL瞬态响应与稳定性分析 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 16-19 章提炼，涵盖 PLL 频率合成器瞬态响应与锁定时间计算、PFD 离散采样效应对锁定时间的影响、Routh-Hurwitz 稳定性判据在 PLL 中的应用以及完整 PLL 分析实例。 前后关系 前置知识： Banerjee PLL基础与系统概述 — Ch.1 锁定时间初步概念 Banerjee PLL相位噪声建模 — Ch.14-15 传递函数框架 PLL锁相捕获过程 — 锁定过程的基本概念 本书内部链条： Ch...
Banerjee PLL系统级分析 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 7 章提炼，从无线接收机系统级角度审视 PLL 的相位噪声、杂散和锁定时间对系统性能的影响，包含完整的 IS-54 蜂窝系统分析实例。 前后关系 前置知识： Banerjee PLL基础与系统概述 — Ch.1 相位噪声/杂散/锁定时间基本定义 PLL基本结构与传递函数 — PLL 基本闭环模型 无线系统中Phase Noise影响 — 相位噪声对接收系统的影响 本书内部链条： Ch.7（本文）→ Ch.11-13 (杂散详细分析)...
Banerjee PLL附加主题 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 32-35 章提炼，涵盖 PLL 系统中的锁定检测、阻抗匹配、晶振/VCO 设计以及其他工程实践问题。 前后关系 前置知识： Banerjee PLL基础与系统概述 — PLL 基本操作 振荡器设计与相位噪声 — VCO 和晶振的相位噪声基础 本书内部链条： Ch.32-35（本文）= 全书的工程实务补充，将前 31 章的理论落实到 PCB 级设计 ← Ch.11 (杂散) + Ch.14-15 (相位噪声) 的工程实现考虑 Ch.3...
Banerjee 参考杂散与分数杂散分析 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 11-13 章提炼。Banerjee 在参考杂散建模方面做出了本书最突出的贡献——提出了经验杂散模型（BaseLeakageSpur / BasePulseSpur），结合 Spice 级仿真推导与大量 National Semiconductor 产品实测数据验证。 前后关系 前置知识： Banerjee PLL基础与系统概述 — PLL 基本结构与杂散初步概念 Banerjee 环路滤波器系数与传递函数 — Spur Ga...
Banerjee 无源环路滤波器设计 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 20-23 章提炼。Banerjee 用 4 章篇幅详细推导了从二阶到四阶被动环路滤波器的完整设计方程和 5 步设计流程，每个滤波器类型均附带附录 A 中的完整设计实例。 前后关系 前置知识： Banerjee 环路滤波器系数与传递函数 — Ch.8 滤波器系数 A0/A1/A2/A3 和极点/零点定义 Banerjee PLL相位噪声建模 — Ch.14-15 相位噪声指标决定了滤波器设计选择 环路滤波器与电荷泵PLL — 环路...
Banerjee 有源环路滤波器设计 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 24-25 章提炼。有源环路滤波器在 VCO 调谐电压需求超过电荷泵供电范围时是必需的选择，但代价是增加运放的噪声和成本。 前后关系 前置知识： Banerjee 无源环路滤波器设计 — Ch.20-23 被动滤波器设计基础 Banerjee 环路滤波器系数与传递函数 — Ch.8 滤波器系数定义 本书内部链条： Ch.24-25（本文）← Ch.2 (有源滤波器的必要性场景) → Ch.31 (部分集成环路滤波器中包含有源方案)...
Banerjee 环路滤波器优化与实现 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 26-31 章提炼。这是全书最实操的部分，涵盖滤波器参数对杂散/相位噪声的影响、Gamma 优化方法、FastLock 与 Cycle Slip Reduction 技术、开关/多模滤波器、实际元件非理想性以及部分集成环路滤波器设计（第 4 版新增）。 前后关系 前置知识： Banerjee 无源环路滤波器设计 — Ch.20-23 滤波器设计基础 Banerjee 参考杂散与分数杂散分析 — Ch.11-13 杂散机理 本书内...
Banerjee 环路滤波器系数与传递函数 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 8-9 章提炼，定义全书核心的滤波器系数 A0/A1/A2/A3 体系，以及开环/闭环/误差传递函数、环路带宽、相位裕度、Gamma 优化因子等关键概念。 前后关系 前置知识： Banerjee PLL基础与系统概述 — Ch.1-2 PLL 基本结构与电荷泵 PLL PLL基本结构与传递函数 — PLL 三大要素与基本闭环模型 本书内部链条： Ch.8-9（本文）→ Ch.14-15 (相位噪声建模依赖传递函数框架) → ...
Banerjee 鉴频鉴相器理论分析 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 3 章提炼。Banerjee 对 PFD 的分析涵盖了线性区特性、Cycle Slip 首次时间计算、连续时间近似及其局限性、离散采样效应以及死区问题。 前后关系 前置知识： PLL鉴相器 — 鉴相器基本类型与 s-曲线 Banerjee PLL基础与系统概述 — Ch.1-2 PLL 基本结构与电荷泵 PLL 本书内部链条： Ch.3（本文）→ Ch.17 (PFD 离散采样效应对锁定时间的影响) → Ch.28 (Cycle ...
Banerjee 预分频器与分数N PLL 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 4-6 章提炼，涵盖预分频器架构（单模/双模/四模）、分数 N PLL 原理、ΔΣ 分数 N PLL 的噪声整形与抖动技术。 前后关系 前置知识： Banerjee PLL基础与系统概述 — Ch.1 中 R/N 计数器的基本概念 PLL频率合成器 — 整数-N 与分数-N 合成器架构 本书内部链条： Ch.4-6（本文）→ Ch.12 (分数杂散) → Ch.14-15 (相位噪声建模) Ch.6 (ΔΣ 调制) → Ch...
CMOS晶体管老化效应 本页面基于 Maricau & Gielen《Analog IC Reliability in Nanometer CMOS》(Springer, 2013) Ch.2 §2.4 全量内容。覆盖四大老化效应（HCI/TDDB/BTI/EM）的物理机制、定量模型、技术演进影响，以及瞬态效应（EMI/SSN/SEU）。 老化效应概述 集成电路老化现象首次于 1970s-80s 被观察到。最初研究重点在于理解物理机制而非解决电路问题。1990s 器件几何尺寸激进缩放 + 电场增大 → 老化成为越来越严重的问题。2000s 新材料引入 → 新失效机制出现 + 既有效应加...
IC低发射与抗扰度设计指南 📚 EMC of ICs 补充：本页基于 Electromagnetic Compatibility of Integrated Circuits Ch.7 + 附录 A-B，系统总结 IC 级低发射与高抗扰度设计技术，涵盖片上去耦、防御性软件、电路级 EMI 硬化、异步设计及实用工具。 1.
IC可靠性评估与抗失效设计 本页面基于 Maricau & Gielen《Analog IC Reliability in Nanometer CMOS》(Springer, 2013) Ch.6 全量内容。覆盖可靠性评估五维度、老化免疫/敏感参数分析、固有鲁棒电路与自修复电路、IDAC 案例研究、数字电路寿命分析。 可靠性评估五维度 评估一个 IC 的可靠性需要考虑五个维度： 1.
IC电磁兼容历史回顾与标准化 📚 EMC of ICs 补充：本概念页基于 Electromagnetic Compatibility of Integrated Circuits Ch.2，追溯 IC EMC 从 1965 年至今的演进历程。 1.
IC电磁兼容基础与耦合机制 📚 EMC of ICs 补充：本概念页基于 Electromagnetic Compatibility of Integrated Circuits（Springer, 2006）Ch.1，系统介绍 IC 级 EMC 的基本概念框架。与 Class-D EMI抑制技术 侧重系统级 EMI 不同，本页聚焦 IC 内部与封装级的耦合机制。 1.
IC电磁兼容建模技术 📚 EMC of ICs 补充：本页基于 Electromagnetic Compatibility of Integrated Circuits Ch.5，系统介绍 IC 级 EMC 建模的完整体系。与 IC电磁兼容基础与耦合机制 的概念层面不同，本页聚焦具体的模型结构与参数。 1.
IC电磁兼容案例研究 📚 EMC of ICs 补充：本页基于 Electromagnetic Compatibility of Integrated Circuits Ch.6，汇集多个真实 IC 的 EMC 测量与建模案例。 1.
IC电磁兼容测量方法与标准 📚 EMC of ICs 补充：本页基于 Electromagnetic Compatibility of Integrated Circuits Ch.4，系统介绍 IC 级 EMC 标准化测量方法。与 Class-D音频性能测量 侧重音频指标不同，本页聚焦射频发射与抗扰度的标准化测量流程。 1.
PWM基本形式与载波类型 脉冲宽度调制（PWM）是电力电子控制的基础。理想 PWM 波形具有理论零上升/下降时间，最小化半导体功率器件的开关损耗。本章系统分类 PWM 的基本形式——恒频 vs 变频、三种载波类型、以及对应的调制方法。 恒频 PWM（Constant-Frequency PWM） 恒频 PWM 通过比较参考信号 r(t) 与载波信号 c(t) 产生： bpwm(t)=sgn[r(t)−c(t)] 三种载波信号 载波类型波形特征调制方式适用场景锯齿波（Sawtooth）线性上升、快速复位后缘调制（Trailing-Edge）— 上升沿固定、下降沿随参考变化DC-DC 变换器反向...
PWM小信号建模 脉冲宽度调制器是反馈控制回路的重要组成部分。虽然 PWM 过程本质上是高度非线性的，但在小信号条件下可近似为线性时不变模型。恒频 PWM 调制器的增益为常数 1/Cm，变频 PWM 调制器则呈现频率依赖的相位超前特性。本章系统阐述恒频和变频 PWM 调制器的小信号模型及其适用频率极限。 PWM 调制器在控制系统中的位置 r(t)比较器PWMs(t)功率级vo(t)反馈H(s)补偿器r(t) 反馈控制器 H(s) 输出为参考信号 r(t)，经 PWM 调制器生成开关信号 s(t) 驱动功率级。 恒频 PWM 小信号模型 时域推导 设参考包含直流偏置 R0（对应稳...
PWM频谱建模与双重傅里叶级数 双重傅里叶级数（Double Fourier Series）是分析恒频 PWM 频谱的系统性数学工具。由 Bennett (1933) 提出，Black (1953) 完善，Bowes & Bird (1975) 引入电力电子，Holmes & Lipo (2003) 系统化。该方法通过将 PWM 过程映射为二维周期函数，避免了传统傅里叶分析中每次切换点需数值求解的困境，获得闭式频谱模型。 传统傅里叶分析的局限 PWM 波形各切换点由正弦参考与线性载波的交点决定——每个切换点需解超越方程（仅可数值求解）。当 fc 与 f1 可公度时，PWM ...
交错PWM与谐波抵消技术 交错（Interleaving）是多个 PWM 变换器以相同频率、不同载波相角并行运行的技术，利用谐波对消效应显著降低输入/输出纹波。对称交错以 360∘/N 相移实现载波谐波完全对消；非对称交错则选择性降低特定谐波以优化 EMI 滤波器设计。 对称交错（Symmetric Interleaving） 基本原理 N 个相同变换器（并联/串联），载波相移 2π/N。以两个 Buck 变换器并联为例，各相电流纹波叠加后对消，组合电流中最低谐波频率为 2fc（当 D=0.5 时完全对消）。 频域分析 单相单极后缘 PWM（恒定参考时的简化形式）： s1(t)=D+m=1...
半导体声子光学与热学性质 声子是晶格振动的量子化，决定了半导体的热学、光学和散射特性。光学测量是确定能带结构的最重要手段，热学性质则直接影响器件的功率耗散和可靠性。本文基于 Sze Physics of Semiconductor Devices 深度解析 Ch.1 §1.6 提炼。 前后关系 前置知识： 半导体晶体结构与晶格 — 晶格结构 半导体能带理论与带隙 — 能带结构决定光学跃迁 本书内部链条： 半导体声子光学与热学性质（本文）→ 半导体载流子输运现象 — 声子散射决定迁移率 → 半导体发光二极管与激光器 — 辐射跃迁与光学性质 → 半导体传感器概述 — 热传感器依赖热电效应 1.
半导体异质结与纳米结构 异质结和纳米结构是现代半导体器件的核心构建模块。从 HBT 的能带工程到 MODFET 的二维电子气，从量子阱激光器到量子点单电子晶体管，维度降低带来的态密度变化深刻影响器件性能。本文基于 Sze Physics of Semiconductor Devices 深度解析 Ch.1 §1.7 提炼。 前后关系 前置知识： 半导体能带理论与带隙 — 带隙、有效质量 半导体晶体结构与晶格 — 晶格匹配 本书内部链条： 半导体异质结与纳米结构（本文）→ 双极晶体管微波特性与异质结 — HBT 能带工程 → JFET MESFET与MODFET — MODFET 的 2DEG ...
半导体晶体结构与晶格 半导体器件构建在具有周期性原子排列的晶体之上。理解晶体结构——包括原胞类型、晶格常数、Miller 指数、倒格子与 Brillouin 区——是分析能带结构、载流子输运和器件表面特性的基础。本文基于 Sze Physics of Semiconductor Devices 深度解析 Ch.1 §1.2 提炼。 前后关系 前置知识： 固体物理基础（周期性势场、晶格振动） 本书内部链条： 半导体晶体结构与晶格（本文）→ 半导体能带理论与带隙 — 晶格结构决定能带 E-k 关系 → 半导体异质结与纳米结构 — 异质结需要晶格匹配 → CMOS工艺与器件 — 实际工艺中的晶格与外...
半导体能带理论与带隙 能带结构（E-k 关系）是理解半导体中载流子行为的核心框架。带隙 Eg 是半导体最重要的参数之一，决定了器件的工作温度、光学特性和载流子浓度。直接/间接带隙的区分决定了辐射复合效率，有效质量则直接影响迁移率和器件速度。本文基于 Sze Physics of Semiconductor Devices 深度解析 Ch.1 §1.3 提炼。 前后关系 前置知识： 半导体晶体结构与晶格 — 晶格结构、Brillouin 区 量子力学基础（Schrödinger 方程） 本书内部链条： 半导体能带理论与带隙（本文）→ 半导体载流子浓度与费米能级 — 带隙决定本征载流子浓度 → ...
半导体载流子浓度与费米能级 载流子浓度和费米能级位置是半导体器件分析的基础。通过掺杂控制载流子类型和浓度是半导体技术的核心。本文基于 Sze Physics of Semiconductor Devices 深度解析 Ch.1 §1.4 提炼。 前后关系 前置知识： 半导体能带理论与带隙 — 带隙 Eg、导带底 EC、价带顶 EV 本书内部链条： 半导体载流子浓度与费米能级（本文）→ 半导体载流子输运现象 — 载流子浓度决定电流 → pn结耗尽区分析 — p-n 结内建电势由载流子浓度决定 → pn结电流电压特性与击穿 — I-V 特性依赖少子浓度 外部关联： MOS晶体管模型与特性 —...
半导体载流子输运现象 载流子输运是半导体器件工作的物理基础。从漂移、扩散到热发射、隧道效应，不同输运机制在不同器件中占主导地位。本文基于 Sze Physics of Semiconductor Devices 深度解析 Ch.1 §1.5 提炼，涵盖 8 种输运机制。 前后关系 前置知识： 半导体载流子浓度与费米能级 — 载流子浓度 半导体能带理论与带隙 — 有效质量 本书内部链条： 半导体载流子输运现象（本文）→ pn结电流电压特性与击穿 — 漂移+扩散决定 I-V → 金属半导体接触与肖特基势垒 — 热发射/隧道效应主导 M-S 接触 → 隧道二极管与共振隧道二极管 — 隧道效应器件 →...
变频PWM调制技术 变频 PWM（Variable-Frequency PWM）虽不如恒频 PWM 普及，但在边界模式 PFC、轻载高效 DC-DC 等应用中具有独特优势。其最引人注目的特性——小信号传递函数的相位超前——有利于提高控制环路稳定性。本章系统阐述恒定关断时间（Constant OFF-time）和恒定导通时间（Constant ON-time）两种变频 PWM 的工作原理、小信号模型和设计考虑。 变频 PWM 的基本形式 恒定关断时间——变导通时间（Constant OFF-time, VF） 开关关断固定时间 TOFF 后自动导通 导通时锯齿波信号以斜率 m0 线性上升 锯...
峰值电流控制原理与建模 峰值电流控制（Peak-Current Control）是 DC-DC 变换器中广泛使用的一种电流模式控制方法。开关由时钟导通，当电感电流达到参考 ip 时关断。电感电流纹波充当等效载波信号从而无需外部载波。相比电压模式控制，它提供内置过流保护、内反馈环改变控制特性、且设计更简单。但其固有次谐波不稳定性（Subharmonic Instability）要求占空比 > 50% 时加入斜坡补偿。 工作原理 参考图 2.20，主要信号流： 时钟信号在每个开关周期开始时导通开关 电感电流 iL 线性上升（斜率 m1） 电感电流 + 斜坡补偿 mc 与参考 ip（...
晶体管老化紧凑模型 本页面基于 Maricau & Gielen《Analog IC Reliability in Nanometer CMOS》(Springer, 2013) Ch.3 全量内容。覆盖 HCI/BTI/TDDB 紧凑模型（支持时变应力）、物理模型基础、模型校准、老化等效晶体管模型、手算老化模型。 紧凑模型设计原则 好的紧凑模型应满足： 准确：捕获所有重要依赖关系 易校准：参数可通过测量提取 易评估：计算开销小，适合电路级仿真 设计相关：使用可观测参数（电压、电流、尺寸、温度）而非内部物理量 HCI 紧凑模型 Lucky Electron Model（LEM）基础 大...
模拟IC可靠性仿真方法 本页面基于 Maricau & Gielen《Analog IC Reliability in Nanometer CMOS》(Springer, 2013) Ch.4+Ch.5 全量内容。覆盖 BERT 与文献综述、商业仿真器对比、确定性/随机/层次化三级可靠性仿真方法。 现有可靠性仿真器综述（Ch.4） BERT（Berkeley Reliability Tools） 最早也是最学术化的可靠性仿真器（1980s-90s 开发）。 模块结构： CAS 模块（Circuit Aging Simulator）：基于 HCI 模型评估电路老化 ΔNIT=C1[W...
电磁兼容基础理论 📚 EMC of ICs 补充：本概念页基于 Electromagnetic Compatibility of Integrated Circuits Ch.3，涵盖 EMC 现象的数学与物理基础。与 连续时间傅里叶变换、Laplace变换与z变换 等信号处理理论互补，本页聚焦 EMC 特有的电磁辐射与高频电路理论。 1.
纳米CMOS可靠性工程与DFR流程 本页面基于 Maricau & Gielen《Analog IC Reliability in Nanometer CMOS》(Springer, 2013) Ch.1 全量内容。覆盖可靠性工程历史、纳米 CMOS 可靠性挑战、DFR 五阶段流程、行业标准与加速测试方法。 可靠性工程简史 1816：Samuel Taylor Coleridge 首次使用 “reliability” 一词（苏格兰语 raliabill = rely + able） 1654：Pascal 与 Fermat 建立概率论，为可靠性工程奠定数学基础 1812：Laplace...
纳米CMOS空间不可靠性与工艺变异 本页面基于 Maricau & Gielen《Analog IC Reliability in Nanometer CMOS》(Springer, 2013) Ch.2 §2.2-2.3 全量内容。覆盖 CMOS 不可靠性起源、空间不可靠性分类（系统/随机）、Pelgrom 模型、RDF/LER/栅介质变异的物理机制与定量模型。 CMOS 不可靠性的起源 1960s：首次 IC 可靠性研究（IRPS 1962, Chicago） 1970s：主要失效原因——腐蚀、键合问题（“purple plague”：AuAl₂ 金属间化合物）、离子污染 这些均与...
PLECS 矢量化建模方法 Meynard Ch.3 介绍了在 PLECS 仿真环境中使用矢量化（Vectorization）构建可缩放多单元变换器模型的方法论。核心思想：通过向量参数（而非复制电路）实现参数化 nS×nP 的通用模型，改变一个数值即可探索不同拓扑配置。 1.
串联多电平变换器电压均衡 Meynard Ch.5 深入分析了串联多电平变换器中飞电容电压均衡的物理机制和电路设计方法。涵盖两种基本机制（被动损耗均衡和自然均衡）、线性/非线性内部/外部均衡器，以及基于稳态损耗的设计方法。核心权衡：均衡速度 vs 功率消耗。 1.
多电平 DC/DC 变换器拓扑 Meynard Ch.2 系统分类了多电平 DC/DC 变换器的拓扑族。从串联连接（飞电容）到并联连接（交错并联+ICT）再到串并联组合，建立了完整的多单元变换器拓扑体系。核心设计变量为串联单元数 nS 和并联单元数 nP。 1.
多电平 DC/DC 变换器闭环控制 Meynard Ch.8 概述了多电平 DC/DC 变换器的闭环控制架构。多单元系统引入了额外控制自由度（nS+nP 个占空比），需要主环路（输出调节）和辅助环路（均衡）的协调设计。宏换流单元平均模型简化了控制器设计。 1.
多电平变换器基础特性 Meynard Ch.1 系统阐述了多电平（多单元）变换器的通用基本特性。这些特性独立于具体拓扑，适用于串联多电平和并联交错并联变换器。核心概念包括：多电平波形合成、等效开关频率倍增、谐波消除机制和瞬态响应分析。 1.
多电平变换器滤波器设计 Meynard Ch.6 系统化了多电平变换器的滤波器设计。核心发现：多单元拓扑使 LC 乘积需求按 (n⋅fsw)3 降低——这是多电平变换器在高功率应用中最显著的优势之一。 1.
多电平变换器磁性元件设计 Meynard Ch.7 是全书最长的一章（pp.89-130），系统化了多电平变换器中磁性元件（滤波电感和 ICT）的设计方法。核心方法为 Area Product（AP）法，从需求推导到最优几何尺寸、匝数/气隙设计，再到 ICT 的矢量化磁阻模型。 1.
多电平斩波器矢量化调制器 Meynard Ch.4 解决了多电平变换器调制中的核心难题：如何在参考信号变化时保持各单元的控制信号积分严格相等。标准交错采样导致参考阶跃时积分差异 → 飞电容/电流不均衡。xZOH 均衡多采样器通过两级采样+平均机制确保完美均衡。 1.
本章深入讨论Class-D放大器的电磁干扰（EMI）问题及其抑制方法。Class-D的高频高速开关特性使其天然成为EMI源，效率与EMI之间的矛盾需要通过精心的电路设计、布局和滤波来解决。 15.1 Class-D产生EMI的原因 Class-D放大器在高开关频率（>250kHz）下以快速上升/下降时间切换高电压和大电流，天然具有EMI倾向。 效率与EMI的矛盾： 提高效率 → 加快开关速度 → 减少过渡时间 加快开关速度 → 更高的 dv/dt 和 di/dt → 更多EMI 15.2 电流环路（磁场，B-Field） 15.2.1 开关电流环路作为发射天线 开关电流在电路环路中构成...
LC解调滤波器位于Class-D功率级与扬声器之间，其核心任务是将高频PWM方波还原为音频信号——既要最小化音频带内的负载交互，又要充分衰减开关频率纹波。 1.
本章详细介绍Class-D放大器的PCB布局和热设计。精心的PCB布局对Class-D实现高性能至关重要——再优秀的原理图设计，没有良好的布局也难以发挥效果。 16.1 不良布局的后果 不良PCB布局可导致： EMI发射和敏感性 开关波形振铃和过冲 过大电压降 串扰 热问题 THD和噪声增加 16.2 PCB布局规划 16.2.1 元件放置三要素 信号流向：从输入到输出的逻辑路径 噪声耦合：隔离噪声源和敏感电路 热考虑：散热路径规划 16.2.2 功能模块分组 音频输入电路 PWM控制电路 栅极驱动级 开关功率级 辅助电路 故障处理电路 电压调节器（DCDC + LDO） 16.2.3 就近...
Class-D三角波发生器 三角波发生器是固定频率 PWM Class-D 放大器的核心信号源。其线性度、对称性和频率稳定性直接决定放大器的 THD 和 SNR 性能。本章覆盖三角波 vs 锯齿波的采样特性差异、基于电流镜的三角波发生电路、DC 伺服环路，以及斜坡缓冲器设计。来源：Class-D Audio Power Amplifier Design Ch4。 1.
本章全面介绍Class-D放大器的保护电路设计，包括DC输出故障保护、过流保护（OCP）和过温保护（OTP）。这些保护对可靠运行至关重要，可防止扬声器损坏、器件过应力和热失控。 14.1 Class-D故障条件 Class-D放大器在实际使用中面临多种故障风险： 扬声器负载阻抗变化、接线错误、短路 过驱动和过热（通风堵塞、风扇故障） 高效率使设计更紧凑，散热余量更小 主要保护类型： DC输出故障保护（扬声器保护） 过流保护（OCP） 过温保护（OTP） 高频输出保护 过/欠压保护（电源泵浦） 14.2 DC输出故障保护 14.2.1 为什么需要DC保护 扬声器危害： DC电流流过音圈产生固定...
本章深入分析Class-D放大器功率级的各类损耗机制，包括导通损耗、开关损耗、反向恢复损耗、容性开关损耗和栅极驱动损耗。理解这些损耗对于器件选型和效率优化至关重要。 11.1 损耗分类概述 Class-D放大器的功率开关损耗可分为五大类： 导通损耗（Conduction Losses） 开关损耗（Switching Losses） 反向恢复损耗（Reverse Recovery Losses） 容性开关损耗（Capacitive Switching Losses） 栅极驱动损耗（Gate Drive Losses） 11.2 导通损耗 导通损耗是最直观的损耗类型，由电流流经非理想功率开关的导...
功率开关级是Class-D放大器中将PWM信号转换为高功率输出的核心模块。半桥和全桥两种拓扑各有优劣，理解其详细的开关行为、死区效应和调制方式是设计高性能放大器的基础。 1.
本章讨论Class-D放大器的反馈与补偿设计，涵盖开环与闭环方案、稳定性判据、LTspice仿真方法、LC滤波器前后反馈拓扑对比，以及环路测量技术。 12.1 Class-D反馈的特殊性 Class-D（开关）放大器与模拟（线性）放大器有不同的误差源和失真机制。反馈实现面临独特挑战： LC滤波器引入180°相移（至少2极点），且传递函数随负载变化 稳定性与高反馈增益的矛盾：需在所有工作条件下保持足够的增益/相位裕度，同时在20Hz–20kHz全音频范围内维持高反馈增益 设计目标：使Class-D放大器表现为理想电压源 12.2 关于负反馈的讨论 作者明确支持使用反馈——只要保持足够的稳定性裕...
多通道Class-D放大器设计引入了一整套新的设计挑战，核心问题是通道间串扰（crosstalk）。串扰可通过电源线、寄生电容、电磁感应、电感漏磁场、共阻抗耦合等多种路径传播。设计阶段预防串扰远比事后修复经济有效。 19.1 通道间串扰概述 串扰分类：直接串扰（如开关噪声直接耦合）和间接串扰（如电源轨纹波影响）。 六大串扰耦合机制： 编号耦合类型传播媒介1电源感应串扰共享电源轨2容性耦合寄生/离散电容3电磁耦合PCB走线电流4电感漏磁场铁氧体电感气隙5共阻抗耦合（I×R）共享走线/地6多栅极元件内串扰共享IC封装 19.2 电源感应串扰 19.2.1 机制 当多个通道共享同一正/负DC电源轨...
理解Class-D放大器的所有开环失真机制是实现高性能闭环设计的前提——负反馈并非万能药，必须在应用反馈之前尽可能减小每个开环失真源。 1.
定压（Constant-Voltage）放大器用于远距离音频功率分配，通过提高输出电压、降低电流来减少线缆 I2R 损耗。Class-D拓扑在定压应用中具有显著优势：效率对供电轨电压的敏感度远低于Class-AB，可实现无变压器的直接驱动（Direct Drive）。主要标准为美国70.7V和欧洲100V。 18.1 定压放大器的定义与命名 “定压”并非指输出电压恒定，而是指峰值输出电压符合标准值： 标准RMS电压峰值电压100W时电流额定负载阻抗70V（美国）70.7V±100V1.414A RMS49.98Ω100V（欧洲）100V±141.4V1.00A RMS100Ω Lo-Z（低阻...
Class-D放大器概述与历史 Class-D 放大器利用功率开关管（通常为 MOSFET）在超声频率（>20kHz）下工作，将功率器件视为理想开关（全ON或全OFF），从而实现极高的功率转换效率。本章概述 Class-D 放大器的基本原理、与其他放大器类别的对比、功率器件演进历史、以及 Buono 参考设计的系统架构。来源：Class-D Audio Power Amplifier Design Ch1。 1.
“数字放大器”是对Class-D放大器的常见误称——绝大多数Class-D设计本质上是模拟电路，仅在特定环节利用数字电路的优势（高速、噪声免疫、低功耗）。本章讨论FPGA在Class-D中的管家功能、数字输入接口、开环前馈校正方案，以及全数字闭环放大器的关键技术——低延迟ADC。 22.1 Class-D放大器的模拟/数字边界 22.1.1 “数字放大器”的误区 数字：仅逻辑状态（高/低）和时序携带信息，绝对电压不重要。 模拟：绝对电压携带信息和噪声。 参考设计的信号路径分析： 电路段性质原因输入→PWM比较器纯模拟音频信号为时变模拟电压PWM比较器→栅极驱动器近似数字信息在逻辑状态和时序中...
Class-D放大器的调制方案远不止参考设计中使用的固定频率三角波PWM。本章系统比较固定频率调制器、自激振荡调制器（迟滞型和相移型）、Sigma-Delta调制器、多电平开关方案和数字调制器。核心权衡在于：固定频率设计提供稳定的EMI特性和精确控制，而自激振荡设计提供更宽的控制环路带宽和更低的音频失真。 21.1 固定频率（时钟同步）调制器 21.1.1 基本原理 参考设计采用三角波参考信号，PWM比较器将其与误差放大器输出比较： 三角波：每周期两次采样判决（优于锯齿波的一次） 调制器+功率级增益 = 轨电压峰峰值 / 三角波峰峰值 参考设计：96Vpp/8Vpp=12V/V=21.5...
栅极驱动电路是Class-D放大器中控制功率MOSFET开关速度与精度的核心模块，其设计直接影响放大器效率、THD、EMI和可靠性。 1.
Class-D比较器与PWM电路 PWM 比较器是 Class-D 放大器从连续时间模拟域进入采样（量化）域的转折点。它将误差放大器输出与三角波进行比较，生成变占空比的 PWM 脉冲序列。本章覆盖比较器关键规格、最小/最大占空比限制、削波检测电路，以及 PWM 占空比与输出电压的数学关系。来源：Class-D Audio Power Amplifier Design Ch3。 1.
电平转换电路是Class-D放大器中连接PWM调制器与栅极驱动器的关键桥梁，负责在不同参考电位之间无损传递高速逻辑信号，同时维持极低的传播延迟和高共模瞬态抗扰度。 1.
Class-D放大器的电源系统是其整体性能的基础支撑。本章讨论ACDC和DCDC电源架构、供电轨泵浦效应及其缓解方案、低噪声低压配电设计，以及LDO在噪声敏感模拟电路中的应用。电源设计的核心挑战在于：音频功率需求的高度动态性与OEM电源的恒功率规格之间的匹配。 17.1 电源分配架构总览 参考设计采用分层电源架构： ACDC级：三个独立ACDC变换器 ACDC1 → +48VDC（正高压轨） ACDC2 → −48VDC（负高压轨） ACDC3 → +12VDC（常开，辅助供电） DCDC级：三个DCDC变换器 + 三个LDO Buck → +7VA（模拟正电源） Inverting Buc...
自举偏置电路为Class-D半桥拓扑中的上管栅极驱动器提供浮地偏置电源，看似简单实则是系统可靠性的关键——其设计必须应对开关节点的高dv/dt、VS欠冲过充、最小占空比约束等多重挑战。 1.
本章介绍Class-D放大器的辅助电路（Housekeeping）和欠压锁定（UVLO）设计。这些电路负责监测所有供电轨电压，确保功率级仅在全部电压达到最低工作电平后才允许开关，防止不受控输出导致扬声器损坏或器件故障。 13.1 辅助电路与UVLO的作用 辅助电路的核心功能是监测与控制： 监测对象： 电压条件（低压和高压供电轨） 电流条件 温度条件 控制类型： 使能/禁用控制与时序 继电器触点闭合 PWM占空比控制 增益控制 区分：辅助电路负责正常工况监测，与保护电路（故障检测与响应）功能有所重叠但定位不同。 13.2 UVLO基本原理 13.2.1 为什么需要UVLO 功率MOSFET能开...
Class-D输入电路设计 Class-D 放大器的输入/预放大电路与 Class-AB 有本质差异：由于高速比较器、栅极驱动等低压需求，Class-D 必须采用低压供电的运放方案。本章系统覆盖运放选型的关键规格、差分输入电路设计、过压保护、电源旁路、共模抑制等设计要点。来源：Class-D Audio Power Amplifier Design Ch2。 1.
Class-D放大器的IC集成度持续提升，从分立元件到控制器+外部MOSFET，再到集成功率开关的全集成方案。本章概述主要IC厂商的产品线、选型要素，以及功率器件（GaN/SiC）、栅极驱动器、比较器、运放、电感磁芯、电容等元件和材料的最新进展。 23.1 Class-D IC集成的演进 集成度演进路径： 分立搭建：运放+比较器+分立晶体管逻辑+独立MOSFET 专用IC出现：适合Class-D的运放/比较器 → 专用栅极驱动器IC（~1991年IR推出首款半桥驱动器） 控制器集成：栅极驱动器 + 误差放大器 + 比较器 + 保护电路 → 仍需外部MOSFET和LC 功率级集成：功率开关集成...
Class-D放大器使用与线性放大器相同的测试方法进行评估，但其开关特性对测量设备提出了特殊要求：高频残余能量和快速电压摆率可能导致分析仪输入级非线性。必须在放大器输出与分析仪之间插入无源低通滤波器。本章覆盖噪声、THD+N、FFT、IMD、频率响应、阻尼因子和串扰等关键测量项目。 20.1 Class-D对测量设备的特殊要求 20.1.1 残余高频能量 Class-D功率级的开关特性产生大量高频能量和快速电压/电流摆率。LC滤波器衰减超音频能量，但残余仍存在，主要源自： 电感并联寄生电容 滤波电容ESR/ESL 开关转换噪声尖峰（20MHz~数百MHz） 20.1.2 分析仪输入级问题 精...
CT-ΔΣ N-Path 斩波与 FIR 反馈组合技术 将 N 个相位偏移的斩波路径与 FIR 反馈 DAC 相结合，在保持低物理斩波频率的同时，实现高等效斩波频率和低混叠噪声。 核心思想 在 CT-ΔΣ 调制器的输入积分器中： 斩波消除 OTA 的 1/f 噪声，但使成形噪声从 2fc 整数倍处混叠到带内 FIR 反馈在反馈波形中引入谱零点，降低混叠源的强度 N-Path 斩波将 N 个 sub-OTA 以相位偏移 Tc/N 并行斩波，等效将斩波频率提升 N 倍 组合效果：斩波频率可降至 fc=fs/(2MN)，而无需巨大的 FIR DAC（大 M）或不可行的布局（大 N）。 初学者...
CT-ΔΣ 嵌入式有源滤波技术 将模拟滤波器嵌入 CT-ΔΣ 调制器环路内部，在不增加硬件开销的前提下实现滤波+ADC 一体化，同时改善噪声、线性度和功耗。 核心思想 传统无线接收机中，模拟低通滤波器（LPF） 置于 ADC 之前以衰减干扰信号。这种”前置滤波”方案简单但存在固有缺点： 滤波器热噪声直接叠加到 ADC 输入 滤波器消耗额外功耗和面积 滤波器降低信号链整体线性度 嵌入式滤波的核心思想是：将滤波器 H(s) 从调制器输入端移到第一积分器 L1(s) 之后。这样： 滤波器噪声被 L1(s) 的带内增益所抑制（参考输入时除以 ∣L1(jω)∣） 滤波器失真同样被 L1(s) 抑...
无复位 ΔΣ ADC 技术 无需复位调制器或抽取滤波器，使用连续运行的 ΔΣ ADC 实现逐样本（sample-by-sample）A/D 转换，使其可用于多通道时分复用。 问题背景 ΔΣ ADC 的抽取滤波器有极长的脉冲响应（远超过 OSR M 个样本），每个输出是多个输入的加权组合——即有记忆。这在多通道系统中导致通道间串扰（crosstalk）。 传统解决方案——IADC（增量型 ADC）：每 M 个周期复位调制器和滤波器。代价： 三阶 IADC SQNR 损失 ~10 dB（相同 OSR） 三阶 IADC 热噪声损失 5.6 dB（因子 3.6） 总代价：需要 ~4× 更大输入电容或 ...
傅里叶级数与周期信号分析 Oppenheim S&S Ch.3 从复指数是 LTI 系统的特征函数出发，建立 CT/DT 傅里叶级数的完整理论：综合/分析方程、收敛性与 Gibbs 现象、性质表、Parseval 关系、傅里叶级数与 LTI 系统的交互。 复指数是 LTI 系统的特征函数 LTI 系统对复指数输入的响应 = 同频率复指数 × 复常数（特征值）： estLTIH(s)est,H(s)=∫−∞+∞h(τ)e−sτdτ(Eq.3.1, 3.6) znLTIH(z)zn,H(z)=k=−∞∑+∞h[k]z−k(Eq.3.2, 3.10) 这是整个傅里叶分析（FS → F...
线性时不变系统与卷积 Oppenheim S&S Ch.2 从冲激表示出发，严格推导卷积和/积分，建立 LTI 系统的完整时域分析框架：卷积运算性质、因果性/稳定性的冲激响应判据、微分/差分方程描述的因果 LTI 系统、奇异函数。 核心思想：信号 = 冲激的叠加 任意信号可表示为移位冲激的加权和： x[n]=k=−∞∑+∞x[k]δ[n−k](Eq.2.2，筛选性质) x(t)=∫−∞+∞x(τ)δ(t−τ)dτ 离散时间卷积和 推导逻辑： 将输入分解为移位冲激：x[n]=∑kx[k]δ[n−k] 线性系统对各冲激的响应：δ[n−k]→hk[n] 时不变性：hk[n]=h0...
连续与离散时间信号基础 Oppenheim S&S Ch.1 建立信号与系统分析的数学基础：CT/DT 信号定义、能量与功率分类、自变量变换、周期性与奇偶分解、基本信号（指数/正弦/冲激/阶跃）、系统六大性质。这是全书后续所有章节的公共语言。 CT 与 DT 信号 连续时间信号 x(t)：自变量 t 取连续实数值，在连续区间上定义。 离散时间信号 x[n]：自变量 n 取整数值，仅在离散时刻定义（也称为”序列”）。 标记约定：CT 用圆括号 x(t)，DT 用方括号 x[n]。 DT 信号可由 CT 信号采样得到：x[n]=x(nTs)，其中 Ts 为采样周期。 信号能量与平均功率...
CMOS智能温度传感器原理 CMOS 智能温度传感器将双极晶体管测温前端与 ΣΔ ADC 集成在单芯片上，直接输出数字温度值。Pertijs/Huijsing 专著（2006）系统阐述了从器件物理到芯片实现的完整设计链，最终实现 ±0.1°C 精度的 CMOS 温度传感器（当时报道最佳）。本文基于 Pertijs Ch.1 + Ch.3 提炼。 前后关系 前置知识： 双极晶体管大信号特性 — BJT IC-VBE 指数特性、Early 效应 偏置电路与电流基准 — 带隙基准、PTAT 电流生成 失调消除技术 — Chopping/Auto-zeroing 用于前端放大 本书内部链条： CM...
CMOS温度传感器ΣΔADC与电路实现 温度传感器需要将 VBE 和 ΔVBE 精确数字化为温度读数。ΣΔ ADC（特别是 charge balancing 架构）是最适合此任务的转换器拓扑，因为它天然实现比率测量并可通过数字滤波消除前端动态误差信号。Pertijs 专著 Ch.4-6 系统阐述了从 ΣΔ 系统设计、精密电路实现到低成本校准的完整技术链。本文基于 Pertijs Ch.4 + Ch.5 + Ch.6 提炼。 前后关系 前置知识： CMOS智能温度传感器原理 — 温度传感前端原理 一阶ΔΣ调制器 — ΣΔ 基础理论 二阶ΔΣ调制器MOD2原理 — 二阶调制器 增量型ΔΣ转换器...
CMOS电压参考系统设计与误差分析 本页覆盖 CMOS 电压参考电路从器件物理温度特性、性能表征体系、β-multiplier 带隙基准系统框架到完整误差源分析与修调技术的系统设计链。主要来源为 Kok/Tam《CMOS Voltage References》Ch.1-4，补充了 Gray/Razavi 等教材中未深入涉及的 CMOS 工艺实现细节和系统化误差分析。 1.
Hybrid PLL 架构与技术 Hybrid PLL（HPLL）将 PLL 环路控制拆分为模拟比例（P）路径和数字积分（I）路径（或反之），结合模拟 PLL 的线性相位检测优势与数字 PLL 的面积/可编程性优势。HPLL 解决了纯 BB-DPLL 的非线性 limit cycle 与量化噪声问题，同时避免了模拟 PLL 中大环路滤波电容的面积开销，是先进 CMOS 节点下高性能频率合成的主流架构。基于 10 篇 JSSC/TCAS 论文（2013–2025）提炼。 前后关系 前置知识： PLL基本结构与传递函数 — PLL 传递函数框架、Type I/II 定义 数字CMOS PLL架构与...
LDO稳压器设计技术 LDO（Low Dropout Regulator）是串联型线性稳压器，其传递器件（Pass Device）工作在线性区，以 Vdropout=ILoad×Ron 的低压差实现高功率效率。本页系统覆盖 LDO 从系统级频率/瞬态分析、拓扑选择、性能增强到电路级设计与保护电路的完整设计链，主要来源为 Rincon-Mora 博士论文（1996）。 1.
低压曲率校正带隙基准 经典一阶带隙基准 VREF=VBE+KΔVBE 的精度受限于 VBE 的非线性温度特性（曲率误差 ~2 mV），典型 TC 为 10-50 ppm/°C。曲率校正技术通过补偿 VBE 中的 TlnT 项，可将 TC 降低到 <5 ppm/°C。本页系统覆盖曲率校正带隙基准的技术路线、输出结构分类和低压拓扑，主要来源为 Rincon-Mora 博士论文（Ch.5 + Ch.6 §6.2）与专著《Voltage References》Ch.3（六种前沿技术的完整电路与公式）。 1.
反馈控制原理与系统组成 自动控制的核心思想：在没有人直接参与的情况下，利用控制装置使被控对象的某个物理量按照预定规律运行。反馈控制是最基本也最重要的控制方式。 自动控制的基本原理 定义 自动控制：在没有人直接参与的情况下，利用外加的设备或装置（控制装置），使被控对象的某个工作状态或参数（被控量）自动按照预定的规律运行。 反馈控制原理 反馈控制 = 按偏差控制： 测量被控量（测量元件） 与给定值比较，得到偏差（比较元件） 根据偏差产生控制作用（放大/执行元件） 控制作用使偏差减小 只要偏差存在，控制过程就持续进行，直到偏差消除——这就是负反馈控制的本质。 控制方式分类 三种基本控制方式 控制方式...
控制系统数学模型 数学模型是分析和设计控制系统的基础。时域用微分方程，复域用传递函数和结构图，不同形式之间可互相转换。 微分方程 列写步骤 确定输入量和输出量 根据物理规律列写方程（基尔霍夫定律、牛顿定律等） 消去中间变量，得到输入-输出关系的微分方程 标准化：输出项在左端、输入项在右端，导数按降幂排列 典型元件微分方程 RLC 无源网络（二阶）： LCdt2d2uo+RCdtduo+uo=ui 电枢控制直流电动机（简化，忽略电感 La）： Tmdtdωm+ωm=Kmua−KcMc 其中 Tm=Rafm+CmCeRaJm 为机电时间常数。 弹簧-质...
控制系统校正与设计 校正是控制系统设计的核心环节：在已知被控对象的基础上，加入校正装置使系统满足给定的性能指标。本章涵盖 PID、串联校正、前馈校正和复合校正。 校正的基本概念 校正方式分类 方式连接位置特点串联校正前向通路中串联最常用，设计直观反馈校正局部反馈回路改善局部性能前馈校正扰动到控制的通路补偿可测扰动复合校正串联 + 前馈兼顾反馈和前馈优势 PID 校正 PID 控制器 Gc(s)=Kp+sKi+Kds=Kp(1+Tis1+Tds) 其中 Ti=Kp/Ki（积分时间），Td=Kd/Kp（微分时间）。 三种作用的分工 作用效果频域解释P（比例）提高响应速...
最优控制理论 最优控制在满足约束的条件下，寻找使性能指标最优的控制律。从变分法到极小值原理再到 LQR，构成了现代控制理论的核心设计方法。 最优控制问题 一般形式 系统：x˙=f(x,u,t) 性能指标： J=ϕ(x(tf),tf)+∫t0tfL(x,u,t)dt 目标：寻找 u∗(t) 使 J 最小（或最大）。 三种类型 类型ϕL典型问题状态调节器0xTQx+uTRu使状态趋近零输出跟踪0eTQe+uTRu使输出跟踪参考时间最优tf0最快到达目标 变分法 Euler-Lagrange 方程 无约束最优控制的基本工具。定义 Hamilton 函数： H=L(x,u,t)+λTf(x...
根轨迹法 根轨迹法是经典控制理论中最直观的设计工具之一。它展示增益变化时闭环极点的运动轨迹，将稳定性、动态性能与系统参数直接联系起来。 基本概念 定义 根轨迹：当开环增益 K 从 0→+∞ 变化时，闭环特征方程 1+KG(s)H(s)=0 的根在 s 平面上移动的轨迹。 根轨迹方程 1+KG(s)H(s)=0⟹KG(s)H(s)=−1 分解为两个条件： 幅值条件：K∣G(s)H(s)∣=1 相角条件：∠G(s)H(s)=(2k+1)π，k=0,±1,±2,… 相角条件是判断某点是否在根轨迹上的充要条件；幅值条件用于确定该点对应的 K 值。 绘制基本法则 设开环传递函数 KG(s)H(s)=K(...
温度补偿与亚1V基准设计技术 本页覆盖 CMOS 电压参考的高级设计技术：多种温度补偿拓扑、亚 1V 供电/输出的基准设计、高阶曲率校正方法和无电阻电压参考。主要来源为 Kok/Tam《CMOS Voltage References》Ch.5-8，补充了 Rincon-Mora 曲率校正分类之外的多种新型补偿方法。 1.
状态空间分析与综合 状态空间方法是现代控制理论的基础。它用一阶微分方程组描述系统，能处理多输入多输出（MIMO）系统，并为最优控制和估计提供框架。 状态空间描述 状态方程与输出方程 x˙(t)=Ax(t)+Bu(t) y(t)=Cx(t)+Du(t) 其中： x∈Rn：状态向量（n 个内部变量） u∈Rp：输入向量 y∈Rq：输出向量 A：系统矩阵，B：输入矩阵，C：输出矩阵，D：直传矩阵 与传递函数的关系 G(s)=C(sI−A)−1B+D 状态空间描述比传递函数包含更多信息（内部状态），传递函数只描述输入-输出行为。 状态转移矩阵 Φ(t)=eAt 解的形式：x(t)=eAtx(0)+∫0...
电容无LDO与开关变换器轻载效率 Hu/Ismail (2011) Ch.3-4 覆盖两大电源管理 IC 设计主题：(1) 线性稳压器——从电源供给视角分析反馈拓扑选择，系统对比 LDO vs HDO，提出 capacitor-free LDO 的 input current-differencing 方法；(2) 开关变换器——识别轻载效率 roll-off 根因，提出 Long-Sleep Model (LSM) 实现轻载高效 DC-DC。本页整合 Ch.3-4 核心内容（Ch.3 §3.1-3.2 已读全文，§3.3-3.5 和 Ch.4 基于 TOC 概述）。 前置知识：LDO稳压器设...
离散控制系统 离散系统中信号在时间上是离散的（采样序列），需要用差分方程和 z 变换描述。计算机控制系统是典型的离散系统。 采样与保持 采样定理（Shannon 定理） 若连续信号 x(t) 的最高频率为 ωmax，则采样频率 ωs 必须满足： ωs≥2ωmax 否则产生频谱混叠（aliasing），高频分量折叠到低频，信息丢失。 零阶保持器（ZOH） 将采样值保持到下一个采样时刻：xh(t)=x(kT)，kT≤t<(k+1)T ZOH 的传递函数： Gh(s)=s1−e−Ts 频率响应幅值呈 sinc 形滚降，引入 −ωT/2 的相位滞后。 z 变换 定义 X(z)=Z[...
系统级电源管理与睡眠模式效率 Hu/Ismail (2011) 从系统级视角分析电源管理，提出 sleep mode 效率主导系统总体能效 的核心论断。对低占空比电池供电应用（IEEE 802.15.4/Zigbee，>99.9% sleep time），系统效率瓶颈不在 active mode 而在 sleep mode。本页整合 Ch.1-2 的系统级分析框架与量化方法。 前置知识：LDO稳压器设计技术、偏置电路与电流基准 来源：Hu CMOS High Efficiency On-chip Power Management 深度解析 1.
线性系统时域分析 时域分析法直接在时间域研究系统对典型输入的响应，是最直观的分析方法。核心任务：求性能指标（超调量、调节时间、稳态误差）并判断稳定性。 一阶系统 标准形式 G(s)=Ts+11 阶跃响应 c(t)=1−e−t/T,t≥0 无超调、无振荡 调节时间 ts≈3T（5% 误差带） 时间常数 T 越小，响应越快 二阶系统 标准形式 G(s)=s2+2ζωns+ωn2ωn2 其中 ωn = 自然频率，ζ = 阻尼比。 阻尼比与响应形态 ζ 范围极点位置响应形态ζ=0虚轴上 ±jωn等幅振荡0<ζ<1左半平面共轭复数衰减振荡（最常用）ζ=1负实轴重根 −ωn临...
结构设计方法论与多环路LDO Ivanov (2009) 将结构设计方法论（structural design methodology）系统应用于 LDO 设计，创造了 any-load stable、instant transient（4-5 ns）、low noise 的新类别。核心理念：每个重要参数配独立单极点反馈环路 → 无条件稳定，通过嵌套环路（而非级联）提升增益，彻底消除补偿问题。本页整合论文 §2-7 全部核心创新。 前置知识：LDO稳压器设计技术（传统 LDO 架构与频率/瞬态分析）、偏置电路与电流基准 来源：Ivanov Any-Load Stable LDO Design ...
非线性系统分析 实际系统都含有非线性因素（饱和、死区、间隙、摩擦等）。非线性系统有线性系统不具备的独特现象：自激振荡、跳跃谐振、次谐波。本章介绍两种主要分析方法。 常见非线性特性 特性输入-输出关系物理来源饱和输出有上限放大器、阀门行程死区小输入时输出为零摩擦、间隙间隙（回环）正反方向切换不同路径齿轮间隙继电器开关特性（二值输出）继电器、比较器平方/立方y=x2 或 y=x3流体力学、空气阻力 非线性系统的特有现象 自激振荡（极限环）：无外输入时的持续振荡 跳跃谐振：频率缓慢变化时振幅突变 次谐波：输出中出现输入频率的分数倍频率 频率俘获：强迫振荡频率被拉到自激振荡频率附近 相平面法 基本思想...
频域分析法与稳定性 频域分析法通过研究系统对正弦信号的稳态响应来分析性能和稳定性，是工程设计中最实用的方法。Bode 图和 Nyquist 图是两大核心工具。 频率特性 定义 线性定常系统对正弦输入 r(t)=Asin(ωt) 的稳态响应： c(t)=A⋅∣G(jω)∣⋅sin(ωt+∠G(jω)) 即频率响应 G(jω)=∣G(jω)∣ej∠G(jω) 完全描述了系统的正弦传输特性。 三种表示形式 形式表达用途极坐标（Nyquist 图）G(jω) 在复平面的轨迹稳定性判据对数坐标（Bode 图）$20\logG对数幅相图（Nichols 图）$20\logG 典型环节的 Bode 图 环节...
CMOS 反相器与数字逻辑 数字 CMOS 电路是 VLSI 的基石。从反相器到复杂逻辑门、从静态到动态逻辑、从锁存器到 VLSI 版图，Baker §11-15 以实践导向系统讲解了完整 CMOS 数字设计。本章基于 Baker §11-15，这是其他模拟 IC 教材（Gray/Razavi/Allen）未系统覆盖的领域。 前后关系 前置知识： MOS晶体管模型与特性 — MOS 开关特性、Reff 模型 CMOS工艺与器件 — 阱/有源区/多晶硅版图 外部关联： PLL基本结构与传递函数 — 数字 PLL 中的逻辑门 运算放大器设计 — 数字与模拟的接口 存储器电路 — 存储单元是数字逻...
CMOS 工艺缩放对模拟电路的影响 概述 CMOS 工艺的持续缩放（从 1970s 的 6μm 到 2010s 的 45nm 再到今天的纳米级）对数字和模拟电路产生了非对称影响。数字电路充分受益于缩放，而模拟电路面临日益严峻的设计挑战。 工艺缩放历史 年代特征尺寸f_t (NMOS @ V_GS-V_th=0.5V)# 金属层19756μm~10 MHz119803μm~100 MHz1-219851.5μm~500 MHz219900.8μm~2 GHz2-319950.35μm~10 GHz4-520000.18μm~30 GHz5-6200590nm~100 GHz7-8201045nm...
CMOS 特殊电路 CMOS 设计中除标准数字逻辑和模拟放大器之外，还存在大量特殊功能电路：施密特触发器用于噪声环境下的信号整形、多谐振荡器产生定时脉冲、输入缓冲器恢复片间传输的畸变信号、电荷泵在片内产生高于电源的电压。Baker §18 和 §27 系统介绍了这些电路的设计方法。这些内容在其他模拟 IC 教材（Gray/Razavi/Allen）中仅简略提及或分散在各处。 前后关系 前置知识： CMOS反相器与数字逻辑 — 反相器、传输门 MOS晶体管模型与特性 — 跨导、导通电阻 偏置电路与电流基准 — 电流源偏置 外部关联： Flash ADC与比较器设计 — 比较器（Baker §27...
DAC 架构与动态性能 概述 EE247 Lectures 13-15 系统介绍了数模转换器（DAC）的多种架构实现以及静态/动态性能指标。DAC 是模拟-数字接口中不可或缺的组成部分，用于 ΣΔ 反馈 DAC、Pipeline ADC 子 DAC、以及独立 D/A 转换。 DAC 架构类型 1.
Flash ADC 与比较器设计 概述 EE247 Lectures 18-20 介绍了 Nyquist 率 ADC 中最快的架构——Flash ADC，及其核心单元比较器的设计方法。Flash ADC 通过并行比较实现最高转换速度，但面积和功耗随分辨率指数增长。 Flash ADC 架构 基本结构 电阻分压器产生 2^N 个参考电平 2^N-1 个比较器并行比较输入与各参考电平 比较器输出形成温度计码（Thermometer Code） 编码器将温度计码转换为二进制码 设计挑战 输入电容：2^N-1 个比较器输入电容并联 → 大输入电容（输入缓冲器功耗大） 功耗：每个比较器 3mW → 10...
kTC 噪声与模拟动态范围 概述 在模拟集成电路中，kT/C 噪声是限制电路动态范围的根本因素之一。它源于电阻的热噪声经过 RC 低通滤波后的积分结果，有趣的是——总噪声仅取决于电容值，与电阻无关。 电阻热噪声 电阻热噪声是电阻中载流子的随机热运动产生的： vn2=4kTR⋅Δf 常用值（室温 300K）： 1kΩ → 4 nV/√Hz 10MΩ → 400 nV/√Hz 50Ω → 0.9 nV/√Hz 一阶 RC LPF 的总噪声 推导 考虑一阶 RC LPF，将输入短路，电阻 R 的热噪声 vn2=4kTR 经过 RC 传输函数： ∣H(j2πf)∣2=1+(2πfRC)21 ...
信号流图技术与梯形滤波器设计 概述 信号流图（Signal Flowgraph, SFG）是一种拓扑网络表示方法，用节点（变量）和分支（传递函数）描述线性系统。在滤波器设计中，SFG 技术用于将无源 RLC 原型精确转换为有源积分器型实现，从而获得极低灵敏度的高阶有源滤波器。 SFG 基本规则 操作规则并行分支合并a + b → 一个分支，BMF = a + b级联节点消除a·b → 一个分支，BMF = a × b节点缩放入分支 × k，出分支 ÷ k，节点值 × k自环消除入分支 ÷ (1 - y)，自环 y 消除 从 RLC 到积分器型——转换步骤 步骤 1：状态方程提取 对每个元件（L...
多路径频率补偿技术 嵌套 Miller 补偿（NMC）虽然实现了多级运放的稳定，但付出了显著的带宽代价：三级 NMC 的单位增益带宽仅为两级 Miller 的 1/2（§5.2）。多路径（Multipath）补偿技术通过在放大器内增加并行信号路径，绕过中间级直接驱动输出，将带宽恢复至两级 Miller 水平，且不增加功耗。Eschauzier §6 系统提出了 MNMC、MHNMC、MMZC 和 MCSC 四种多路径技术，覆盖从通用运放到音频功放的广泛应用。 前后关系 前置知识： 嵌套Miller与多级频率补偿 — NMC/RNMC/HNMC 基础（§5） 频率补偿技术 — Miller 补偿...
子区式 ADC 与循环 ADC 概述 EE247 Lecture 21 介绍了介于 Flash 和 Pipeline 之间的两种 ADC 架构：子区式（Subranging）/两步式 ADC 和算法（Algorithmic）/循环（Cyclic）ADC。它们通过时间换面积的方式在速度和复杂度之间取得折衷。 子区式/两步式 ADC 基本原理 第一步（粗量化）：B1 位 Flash ADC 快速得到高有效位 中间处理：DAC 将量化结果转回模拟 → 减法器得到余量 → 放大器放大 第二步（细量化）：B2 位 Flash ADC 量化放大后的余量 总分辨率：B = B1 + B2 比较器总数：2^B...
存储器电路 半导体存储器是 VLSI 芯片中面积占比最大的电路模块。从 DRAM 的 1T1C 单元到 SRAM 的 6T 单元、从 NOR/NAND ROM 到浮栅 Flash，感测放大器的设计是决定存储性能的核心。Baker §16 以电路设计者视角深入讲解存储器阵列架构、感测放大器设计和存储单元操作。本文基于 Baker §16（§16.1-§16.3）。 前后关系 前置知识： CMOS反相器与数字逻辑 — 反相器、锁存器基础 MOS晶体管模型与特性 — MOS 开关、寄生电容 CMOS工艺与器件 — 阱、接触孔、版图 外部关联： CMOS反相器与数字逻辑 — 译码器、缓冲器 数据转换器...
嵌套 Miller 与多级频率补偿 当放大器需要三级或更多增益级时，传统 Miller 补偿不再适用。**嵌套 Miller 补偿（Nested Miller Compensation, NMC）**及其变体通过在各级间嵌套 Miller 电容环来实现多级放大器的稳定。Eschauzier §5 系统介绍了 NMC、反向嵌套 Miller（RNMC）和混合嵌套 Miller（HNMC）三种技术，以带宽-功耗比为主线建立完整设计框架。这是其他教材（Gray/Razavi/Allen）未系统覆盖的专题领域。 前后关系 前置知识： 频率补偿技术 — 基本 Miller 补偿与极点分裂 两级Mille...
延迟锁定环 DLL 原理与设计 延迟锁定环（DLL）使用电压控制延迟线（VCDL）替代 VCO，是一阶系统（无条件稳定），无相位噪声累积。DLL 在时钟相位对齐、多相位生成和频率倍增中广泛应用。基于 Razavi Design of CMOS Phase-Locked Loops Ch.11 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — PLL 传递函数框架，DLL 为其特例 PLL鉴相器 — PFD 在 DLL 中同样使用 环路滤波器与电荷泵PLL — DLL 的 CP + LF 设计 外部关联： 数字CMOS PLL架构与TDC-DCO设计 — DLL-based DPLL ...
开关电容积分器与 SC 滤波器 概述 EE247 Lecture 9-10 详细介绍了开关电容（Switched-Capacitor, SC）滤波器。SC 技术用开关和电容替代电阻，实现精确的时间常数控制（精度决定于时钟频率和电容比，而非 RC 绝对值），是现代混合信号 IC 中离散时间滤波器的主流实现方式。 SC 电阻等效原理 基本思想：开关电容以 f_s 频率在两个节点间转移电荷 → 等效电阻 Req=1/(fs⋅Cs) 例：C_s = 1pF, f_s = 10MHz → R_eq = 100kΩ 等效时间常数的精度 = 电容比的精度 × 时钟精度（晶体振荡器 → ppm 级） S...
数字 CMOS PLL 架构与 TDC-DCO 设计 数字 PLL（DPLL）用 TDC 替代模拟 PFD/CP，用数字环路滤波器替代模拟 RC 滤波器，用 DCO 替代 VCO。DPLL 受益于 CMOS 工艺缩放（数字电路面积/功耗持续改善），是现代 SoC 中频率合成的主流方案。基于 Razavi Design of CMOS Phase-Locked Loops Ch.10 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — PLL 基本架构和传递函数框架 环路滤波器与电荷泵PLL — 模拟 CP-PLL 作为 DPLL 的对照 数字PLL传递函数与稳定性 — Gardner ...
时钟与数据恢复 CDR 原理 时钟与数据恢复（CDR）电路从随机二进制数据中提取时钟信息并重建同步时钟。CDR 是高速有线通信（SerDes、光通信）的核心模块。基于 Razavi Design of CMOS Phase-Locked Loops Ch.13-14 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — CDR 本质是特殊 PLL PLL鉴相器 — CDR 中的 PD 设计与标准 PFD 不同 相位噪声对PLL影响 — CDR 的 jitter 传递/生成/容忍 外部关联： Wireline系统中Jitter与CDR — DaDalt/Gardner 对 CDR jitt...
晶体管电路失真分析 失真（Distortion）是限制模拟电路线性度的根本因素。当晶体管等非线性器件处理大信号时，输出中会产生输入频率的谐波（HD）和多个频率分量的互调产物（IM）。本文基于 Sansen §18 提炼，覆盖从基本定义到各类晶体管电路的失真机制及反馈降低失真的定量分析，是 Gray/Razavi/Allen 等教材中相对缺失的主题。 前后关系 前置知识： 单管放大级 — CS/CE/CG/CB 基本组态 MOS晶体管模型与特性 — 平方律模型、跨导 反馈放大器基础 — 反馈对失真的改善原理 本书内部链条： 晶体管失真分析（本文）→ 反馈放大器稳定性与频率补偿 — 反馈降低失真 ...
有源双二次节与积分器型滤波器 概述 Biquad（双二次节）是实现二阶传输函数的基本单元，是构建高阶滤波器的核心积木。其实现拓扑经历了从 Sallen-Key 到 Tow-Thomas 再到积分器型方法的演进。 为什么需要 Biquad？ RLC 无源滤波器中电感和电容在片上不可行（f<350MHz）： 片上线圈 L<10nH，Q<10 最大电容 ~20pF → LC 滤波器的谐振频率 >350MHz 因此需要有源滤波器——用运放 + RC 替代电感。 Biquad 传输函数 标准二阶传输函数： H(s)=s2+Qpωps+ωp2a2s2+a1s+a0 ...
流水线 ADC 架构 概述 EE247 Lecture 22 介绍了 Pipeline（流水线）ADC，它是高速高精度 ADC 的主流架构。Pipeline ADC 将算法 ADC 的各级物理展开，利用流水线操作大幅提升吞吐率，同时在每级间进行数字校正以容忍电路非理想性。 基本架构 流水线概念 将 N 位 ADC 分解为多个低分辨率级 每级：S/H → 子 ADC → 子 DAC → 减法 → 余量放大 → 下一级 各级同时工作：第 k 级在处理第 n 个样本时，第 k+1 级在处理第 n-1 个样本 多级模型 Dout=D1+G1D2+G1G2D3+...+∏j=1n−1...
混合信号耦合与衬底噪声 在混合信号（Mixed-Signal）IC 中，数字电路的开关噪声通过衬底耦合、电源线反弹和电磁耦合三种主要路径干扰敏感的模拟电路。Sansen §24 系统分析了噪声生成机制、耦合路径和抑制技术，是经典教材中唯一专门覆盖混合信号耦合的章节。 前后关系 前置知识： 集成电路噪声分析 — 器件级噪声源 全差分运放与共模反馈 — 全差分结构对共模噪声的抑制 CMOS工艺与器件 — 衬底类型、阱结构 本书内部链条： 混合信号耦合（本文）→ 数据转换器基础 — ADC/DAC 中的 SNR 限制 → SCΔΣ调制器的高层设计与开关电容积分器 — SC 电路中的电荷注入 外部关联...
滤波器基础规格与品质因数 概述 滤波器是最古老也最常见的信号处理功能单元，其核心作用是提供频率选择性和/或相位整形。设计一个滤波器首先要明确其规格参数体系，其中品质因数（Q）和群延迟是最关键的性能指标。 滤波器分类 按频率选择性范围： 低通 LPF：通过低频，阻隔高频 高通 HPF：通过高频，阻隔低频 带通 BPF：通过特定频带 带阻（陷波）BR：阻隔特定频带 全通 All-pass：仅改变相位 规格参数体系 参数说明通带纹波 R_pass通带内幅度响应的最大波动（dB）截止频率 / -3dB 频率幅度下降 3dB 的频率点阻带抑制 R_stop阻带内的最小衰减（dB）通带增益通带内的信号增益...
滤波器类型对比与选择 概述 对于给定的频率选择需求，存在多种近似函数可供选择。不同滤波器类型在通带平坦度、过渡带陡峭度、相位线性度之间存在根本折衷。 各类型特性对比 1.
离散时间信号与系统 Martin Ch.13 设独立章节系统讲解离散时间信号处理——这是其他模拟 IC 综合教材（Gray/Razavi/Allen/Sansen/Baker）均未采用的独特结构安排，为后续 SC 电路（Ch.14）、数据转换器（Ch.15-18）和 ΔΣ 调制器（Ch.18）提供统一的 DT 信号理论基础。 离散时间信号的基本表示 离散时间信号 x[n] 由连续时间信号 x(t) 以采样周期 Ts 采样得到： x[n]=x(nTs),n=⋯,−2,−1,0,1,2,⋯ 采样频率 fs=1/Ts。根据奈奎斯特采样定理，为避免混叠，信号带宽 fB 必须满足 fB<...
积分器非理想性与 Q 值效应 概述 在积分器型滤波器中，理想积分器的传输函数为 H(s)=−sRC1，具有 -90° 相位 @ 所有频率。实际积分器中运放的有限 DC 增益和非主导极点会导致相位偏移，进而影响滤波器极点 Q，造成通带下垂或尖峰。 理想积分器 vs 实际积分器 特性理想实际DC 增益∞a_0（有限）极点一个 @ DC一个 @ DC + 多个高频极点相位 @ ω_0-90°-90° + Δφ传输函数−sω0−1+s/ωp1a0⋅1+s/ωp21⋯ 有限 DC 增益的影响 相位超前 实际积分器的传输函数在 ω_0（单位增益频率）附近为： H(s)≈−1+s/ωp1a...
跨导线性电路与Gilbert乘法器 跨导线性（Translinear, TL） 是利用晶体管的指数（BJT）或平方律（MOS）跨导特性，实现精确乘/除/平方/开方等数学运算的电路技术。Martin §11.5-§11.6 提供了 TL 回路的系统性分析，这是其他综合教材（Gray/Razavi/Allen/Sansen/Baker）未深入覆盖的内容。 Translinear Loop 原理 BJT Translinear Loop BJT 的指数关系 IC=ISexp(VBE/VT) 是 TL 电路的核心物理基础。对于基极-发射极电压环路： VBE1+VBE2+⋯+VBEn=VB...
过采样 ΣΔ 调制器基础——从 EE247 视角 概述 EE247 Lectures 23-25 介绍了过采样 ΣΔ（Sigma-Delta）ADC 的原理与设计。ΣΔ 调制器通过过采样和噪声整形，用速度换取精度，在高分辨率中低频转换器中占据统治地位。 注意：EE247 的 ΣΔ 内容为入门级别，与 Pavan ΔΣ 数据转换器 Ch.2 深度解析 等已有详细概念互补。本页侧重 EE247 特有的工程设计视角。 过采样基本原理 奈奎斯特 ADC vs 过采样 ADC 奈奎斯特 ADC：f_s ≈ 2f_B → 一次转换产生 N 位输出 过采样 ADC：f_s >> 2f_B → 通...
连续时间 Gm-C 滤波器与片上自动调谐 概述 EE247 课程在讨论完 Opamp-RC 积分器型滤波器后，引入 Gm-C（跨导-电容）滤波器作为高频连续时间滤波器的首选方案。同时，由于片上 RC 时间常数工艺偏差可达 ±20-30%，必须引入自动调谐电路来校准滤波器的频率响应。 Gm-C 积分器 基本结构 核心：跨导单元（Gm 单元）驱动积分电容 C 传递函数：H(s)=Gm/(sC)（与 Opamp-RC 积分器形式相同） 优点：无运放 → 可工作到更高频率（>10MHz），适合射频/中频应用 缺点：线性度受 Gm 单元限制，不如 Opamp-RC 源耦合对（Source-Cou...
采样开关与跟踪保持电路 概述 EE247 Lectures 16-17 聚焦于 ADC 前端的关键电路——采样开关和跟踪/保持（Track & Hold, T/H）电路。采样过程中引入的误差（电荷注入、时钟馈通、采样抖动）直接限制了 ADC 的精度上限。 采样开关 基本结构 NMOS 开关：简单、导通电阻随 V_in 变化（R_on ∝ 1/(V_GS-V_th)） CMOS 互补开关（Transmission Gate）：NMOS+PMOS 并联 → 导通电阻平坦化 导通电阻：Ron=μCox(W/L)(VGS−Vth)1 电荷注入（Charge Injection） 慢时...
非理想CT-ΔΣ调制器 连续时间 ΔΣ 调制器（CT-ΔΣ）在实际实现中受到多种非理想效应的影响，包括时钟抖动（Jitter）、过量环路延迟（ELD）、有限增益带宽积（GBW）、DAC 非理想性等。这些非理想效应会降低调制器的性能，需要在设计中加以考虑和补偿。 主要非理想效应 1.
频率分频器设计 分频器是 PLL 频率合成器中实现频率编程的核心模块。从静态锁存器到注入锁定分频器，不同架构在速度、功耗和面积上各有取舍。基于 Razavi Design of CMOS Phase-Locked Loops Ch.15 提炼。 前后关系 前置知识： PLL频率合成器 — 分频器在 PLL 反馈路径中的角色 PLL基本结构与传递函数 — 分频比 N 对环路增益的影响 外部关联： 数字CMOS PLL架构与TDC-DCO设计 — DPLL 中的数字分频器 相位噪声对PLL影响 — 分频器噪声传递（20logN 恶化） 原理介绍 1.
半导体传感器概述 Sze Ch.14 系统阐述了半导体传感器物理：从热传感器（§14.2）、机械传感器（§14.3）、磁传感器（§14.4）到化学传感器（§14.5）。传感器将物理/化学量转换为电信号，是 MEMS 和物联网的核心器件。本文基于 Sze Ch.14 全章提炼。 前后关系 前置知识： 半导体载流子输运现象 — 迁移率、霍尔效应、压阻效应 半导体载流子浓度与费米能级 — 载流子浓度温度依赖 pn结电流电压特性与击穿 — p-n 结温度特性 MIS电容器与MOS结构 — MOS 结构（ISFET 基础） 本书内部链条： 传感器是半导体器件物理的延伸应用，与 Part I–IV 的器件...
半导体光电探测器 Sze Ch.13 §13.1–13.8 系统阐述了半导体光电探测器物理：从通用性能参数（§13.1）、光电导（§13.2）、各类光电二极管（§13.3）、雪崩光电二极管 APD（§13.4）、光电晶体管（§13.5），到 CCD 与 CMOS 图像传感器（§13.6）、MSM 光电探测器（§13.7）、量子阱红外探测器 QWIP（§13.8）。本文基于上述章节提炼。太阳能电池见 半导体太阳能电池。 前后关系 前置知识： 半导体能带理论与带隙 — 带隙决定探测波长 pn结电流电压特性与击穿 — p-n 结击穿与耗尽区 金属半导体接触与肖特基势垒 — 肖特基势垒光电探测器 半导...
半导体发光二极管与激光器 Sze Ch.12 系统阐述了半导体光发射器件物理：从辐射跃迁基础（§12.2）、LED 结构与效率（§12.3）、激光振荡物理（§12.4）、激光器工作特性（§12.5），到特种激光器（§12.6）。本文基于 Sze Ch.12 全章提炼。 前后关系 前置知识： 半导体能带理论与带隙 — 直接/间接带隙、k 选择定则 半导体异质结与纳米结构 — 量子阱、超晶格、低维 DOS 半导体载流子浓度与费米能级 — 费米能级、准费米能级、载流子注入 本书内部链条： → 半导体光电探测器 — 光电器件的另一端（发射 vs.
半导体太阳能电池 Sze Ch.13 §13.9 系统阐述了半导体太阳能电池物理：从光伏效应历史、太阳光谱（AM0/AM1.5）、理想效率极限（Shockley-Queisser 极限）、非理想效应（串联电阻、分流电阻、复合、温度、辐射损伤），到 Si p-n 结光电流的完整推导。本文基于该节提炼。 前后关系 前置知识： pn结电流电压特性与击穿 — p-n 结 I-V 特性、暗电流 半导体光电探测器 — 光电探测通用参数（量子效率、响应率） 半导体能带理论与带隙 — 带隙与光谱响应 本书内部链条： 半导体发光二极管与激光器 — 电→光 vs.
IMPATT二极管与微波二极管 Sze Ch.9 系统阐述了 IMPATT 二极管物理：从碰撞电离雪崩+渡越时间产生动态负阻的基本原理（§9.1），到各种结结构（Read/p-n/p-i-n/双漂移/hi-lo）的静态特性（§9.2），小信号分析与阻抗表达（§9.3），功率与效率极限（§9.4），噪声行为（§9.5），器件设计与频率缩放（§9.6），以及 BARITT（§9.7）和 TUNNETT（§9.8）二极管。本文基于 Sze Ch.9 全章提炼。 前后关系 前置知识： pn结电流电压特性与击穿 — 雪崩击穿与碰撞电离基础 隧道二极管与共振隧道二极管 — 另一类微波负阻器件 半导体载流子...
JFET MESFET与MODFET Sze Ch.7 系统覆盖了三种重要的场效应晶体管：结型 FET（JFET）、金属半导体 FET（MESFET）和调制掺杂 FET（MODFET）。JFET/MESFET 利用耗尽区宽度调制沟道电导实现放大；MODFET 则利用异质结界面处的二维电子气（2DEG）实现超高迁移率和微波性能。本文基于 Sze Ch.7 全章提炼。 前后关系 前置知识： pn结耗尽区分析 — JFET 的 p-n 结耗尽区 金属半导体接触与肖特基势垒 — MESFET 的肖特基势垒 半导体异质结与纳米结构 — MODFET 的异质结与 2DEG MOSFET器件物理与缩放 — ...
MOSFET器件物理与缩放 Sze Ch.6 是 MOSFET 器件物理的权威参考，系统覆盖了从基本 I-V 特性到先进器件结构的完整知识体系。本章内容涵盖：反型层电荷与电荷片模型、阈值电压、亚阈值特性、速度饱和与弹道输运、非均匀掺杂、恒场缩放理论、热载流子效应、先进 MOSFET 结构（SOI、3D 结构、功率 MOSFET）、以及单电子晶体管。本文基于 Sze Ch.6 全章提炼。 前后关系 前置知识： MIS电容器与MOS结构 — MOS 电容与能带分析 半导体载流子输运现象 — 迁移率、速度饱和 短沟道效应与弱反型 — 已有 Gray/Razavi 视角 本书内部链条： MOSFET器...
双极晶体管微波特性与异质结 双极晶体管在高频/微波领域具有核心地位。Sze Ch.5 §5.3 系统分析了 BJT 的截止频率 fT 各延迟分量、s 参数与功率增益、噪声系数及开关特性。§5.5 则深入异质结双极晶体管（HBT）的物理机制——通过能带工程大幅提升电流增益和高频性能。本文基于 Sze Ch.5 §5.3 & §5.5 提炼。 前后关系 前置知识： 双极晶体管大信号特性 — 大信号偏置与 Early 效应 双极晶体管小信号模型 — Hybrid-π 模型与寄生参数 半导体异质结与纳米结构 — 异质结能带不连续性 本书内部链条： 双极晶体管微波特性与异质结（本文）→ JFE...
晶闸管与功率半导体器件 Sze Ch.11 系统覆盖了功率半导体器件物理：从经典 p-n-p-n 晶闸管特性（§11.2）、晶闸管变体（GTO、Diac/Triac、LASCR，§11.3），到现代功率器件（IGBT、SIT、SIThy，§11.4）。功率器件的核心诉求是在高电压大电流下实现高效开关与低导通损耗。本文基于 Sze Ch.11 全章提炼。 前后关系 前置知识： pn结电流电压特性与击穿 — p-n 结击穿、雪崩倍增 金属半导体接触与肖特基势垒 — 肖特基势垒、欧姆接触 MOSFET器件物理与缩放 — MOSFET 结构与缩放基础 本书内部链条： 隧道二极管与共振隧道二极管 → I...
转移电子器件与实空间转移 Sze Ch.10 阐述了两类产生负微分电阻（NDR）的机制：转移电子效应（§10.2）——载流子在 k 空间中从高迁移率谷转移到低迁移率卫星谷（体材料性质），以及实空间转移（§10.3）——载流子在不同半导体材料间跨越异质界面转移（基于异质结）。前者产生 Gunn 二极管（TED），后者产生 RST 二极管与 RST 晶体管。本文基于 Sze Ch.10 全章提炼。 前后关系 前置知识： 半导体能带理论与带隙 — E-k 关系、多谷能带结构、有效质量 半导体载流子输运现象 — 高场速度饱和、散射机制 半导体异质结与纳米结构 — 异质结能带不连续性、调制掺杂 IMPA...
隧道二极管与共振隧道二极管 Sze Ch.8 系统阐述了隧道器件物理：从简并 p-n 结的带间隧道效应（§8.2），到相关隧道器件（反向二极管、MIS 隧道器件、MIM 隧道二极管、热电子晶体管，§8.3），再到双势垒共振隧道二极管（RTD，§8.4）。隧道器件是固态微波振荡器与高速功能器件的物理基础。本文基于 Sze Ch.8 全章提炼。 前后关系 前置知识： pn结电流电压特性与击穿 — p-n 结击穿与隧道击穿基础 半导体能带理论与带隙 — 直接/间接带隙、有效质量 半导体异质结与纳米结构 — 量子阱、能带不连续性 本书内部链条： 隧道二极管与共振隧道二极管（本文）→ IMPATT二极管...
非易失性半导体存储器 Sze Ch.6 §6.7 系统介绍了非易失性半导体存储器（NVSM）的物理原理与器件结构。从 1967 年 Kahng 和 Sze 提出浮栅概念至今，NVSM 已成为半导体工业最重要的产品之一。本文覆盖存储器分类、浮栅器件（FAMOS/EPROM/EEPROM/Flash）、电荷俘获器件（MNOS/SONOS）的物理机制。基于 Sze Ch.6 §6.7 提炼。 前后关系 前置知识： MOSFET器件物理与缩放 — MOSFET 基本结构与阈值电压 MIS电容器与MOS结构 — 绝缘层中的电流输运 半导体载流子输运现象 — 热发射与隧道效应 1.
16-bit 音频 CT-ΔΣ 调制器设计实例 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§10.10–§10.11 核心内容：一个完整的 16-bit 精度、24 kHz 带宽音频 CT-ΔΣ 调制器设计实例，采用单比特量化器 + 12-tap FIR 反馈 DAC 的创新架构（半数字 FIR DAC 兼具单比特的简单性与多比特的抗抖动/线性度优势），在 180nm CMOS 工艺中以 280 μW 功耗实现 98.2 dB SNDR，FoM_S = 182.3 dB。 参考文献：Pavan et al.
BiCMOS 技术、HBT 与互连 BiCMOS 技术将双极器件（高速、大电流驱动、低噪声）和 CMOS 器件（高密度、低功耗）的优点集成在同一芯片上。异质结双极晶体管（HBT） 通过使用宽带隙发射极（如 SiGe 基区）突破传统 BJT 的性能极限，实现了高达数百 GHz 的 f_T。此外，互连延迟 在深亚微米工艺中成为限制性能的主导因素，而 制造良率与成本 是决定产品可行性的关键经济因素。本文基于 Gray §2.11-§2.14 提炼。 前后关系 前置知识： 双极IC工艺与器件结构（§2.3-§2.5）— 双极器件结构 CMOS工艺与器件（§2.8-§2.10）— CMOS 工艺和器件 ...
CIFB 与 CRFB：分布式反馈环路滤波器拓扑 CIFB（Cascade of Integrators with FeedBack）是 ΔΣ 调制器最直观的环路滤波器结构——将 MOD2 的反馈思路直接扩展到高阶，通过分布式反馈系数 a1…aL 实现所需的 NTF 极点。CRFB 进一步引入谐振器内部反馈，实现单位圆上的复数 NTF 零点。本章 §4.7.1 详细分析了 CIFB/CRFB 的结构、设计方法和动态范围缩放策略。 前后关系 上下文：MOD2替代架构 中的 Boser-Wooley 结构是 CIFB 在二阶调制器中的特例。广义二阶结构与最优NTF设计 讨论了更一般的反馈系数配...
CIFF、CRFF 与 CIFF-B：前馈环路滤波器拓扑 CIFF（Cascade of Integrators with FeedForward）是 CIFB 的互补结构——积分器输出前馈到量化器输入端（而非反馈到积分器输入）。由于信号通过前馈路径直接从输入到达量化器，积分器内部只需处理整形噪声 ⇒ 摆幅小、线性度高、仅需一个反馈 DAC。CIFF-B 进一步结合前馈和反馈，兼顾前馈和反馈拓扑的优点。 前后关系 上下文：CIFB与CRFB反馈环路滤波器拓扑 揭示了 CIFB 的根本问题——积分器处理信号+噪声的大摆幅导致面积大、线性度差。CIFF 结构是对此的直接回应，其核心思想来自 MOD...
CMOS 工艺与器件 CMOS（互补金属-氧化物-半导体）技术是当今绝大多数集成电路的工艺基础。CMOS 在同一芯片上同时提供 NMOS 和 PMOS 晶体管，具有静态功耗极低的优点。对于模拟电路，CMOS 提供高输入阻抗的 MOS 管、高质量的开关和电容、以及与数字电路单片集成的能力。理解 CMOS 工艺的制造流程、器件特性、无源元件和闩锁效应，是现代模拟 IC 设计的基本素养。本文基于 Gray §2.8-§2.10 提炼。 前后关系 前置知识： IC制造基础工艺（§2.2）— 氧化、光刻、多晶硅、离子注入 MOS晶体管模型与特性（§1.5-§1.6）— MOS 器件电特性 短沟道效应与弱...
CT-ΔΣ 器件噪声分析与噪声预算分配 §10.5 分析 CT-ΔΣ 环路滤波器中电阻和 OTA 的热噪声模型，给出输入等效噪声 PSD 的闭式表达式（式 10.10/10.13），论证 STF 零点如何保护热噪声不被采样混叠。§10.5.1 讨论热噪声与量化噪声的最优功率分配——热噪声应占总噪声预算约 75%。 前后关系 上下文：前几节 (§10.1-§10.4) 讨论了 OTA 的增益/带宽/稳定性。§10.5 转向热噪声——CT-ΔΣ 中除量化噪声外的第二大噪声源。——所有电阻和晶体管都注入热噪声（和 1/f 噪声）。 前置知识： CT-ΔΣ积分器实现与OTA架构 — OTA-RC 积分...
CT-ΔΣ 时钟抖动缓解与 FIR 反馈 DAC 缓解 CT-ΔΣ 调制器时钟抖动的方案涵盖从脉冲形状选择到 FIR 反馈 DAC 等架构级技术。其中 FIR 反馈 DAC 是最优雅的设计——通过半数字 FIR 滤波器 F(z) 将单比特输出变换为 M 抽头加权和，使反馈波形步高降低 20log10(M) dB，同时 NTF 可通过系数调谐 + 补偿 FIR 路径精确恢复。 前后关系 上下文：§9.3 揭示了 CT-ΔΣ 时钟抖动噪声的数学模型——带内抖动噪声 J∝(v[n]−v[n−1])2，与 transition 高度和 NTF 高频增益相关。§9.4-§9.5 在此基础上探讨如何从架...
CT-ΔΣ 时间常数变化与时钟抖动 时间常数变化和时钟抖动是 CT-ΔΣ 调制器面临的两大物理层挑战。RC 乘积随工艺/温度变化可导致 NTF 畸变甚至调制器失稳，需 RC 调谐环（如 PLL 辅助调谐）将时间常数恢复到标称值的 ±5% 以内。时钟抖动的机制在 CT-ΔΣ 中与 DT-ΔΣ 本质不同——CT-ΔΣ 的抖动噪声来自反馈 DAC 的边沿抖动调制反馈波形，而非输入采样误差。 前后关系 上下文： §9.2 讨论时间常数变化对 NTF 的影响及 RC 调谐方法 §9.3 系统分析时钟抖动在 DT-ΔΣ 和 CT-ΔΣ 中的不同机制，覆盖 NRZ/RZ/单比特/多比特等场景 与 Ch.8 ...
CT-ΔΣ 比较器与反馈 DAC 设计 §10.6-§10.7 覆盖 CT-ΔΣ 中 ADC（Flash/Sense-Amplifier/StrongARM 比较器）和反馈 DAC（电阻性/RZ/RTO/电流舵/开关电容）的电路实现、非理想效应（ISI/噪声/反混叠退化）及其缓解策略。 前后关系 上下文：前两节讨论了环路滤波器的噪声和预算分配。ADC 和 DAC 是量化反馈环路中的另外两个关键模块。ADC 的延迟和偏移已被 Ch.9 分析，DAC 的非理想性（失配/ISI/时钟抖动）在 Ch.6 和 Ch.9 分别讨论。§10.6-§10.7 从电路实现层面审视这些模块的具体设计方案和折衷。 ...
CT-ΔΣ 比较器亚稳态分析 比较器的信号相关延迟是 CT-ΔΣ 调制器中不同于时钟抖动的另一种脉冲宽度调制机制。当量化器输入幅度极小时，比较器再生时间显著增长，导致 DAC 反馈脉冲的下降沿被调制。这种数据相关抖动（data-dependent jitter）退化带内 SNR 的效果与时钟抖动类似，但来源是量化器而非时钟源。 前后关系 上下文： §9.6 在完成了 ELD、时间常数变化和时钟抖动三个非理想性的分析后，讨论比较器亚稳态（Comparator Metastability）这一与量化器相关的非理想效应 亚稳态在 DT-ΔΣ 中也有影响（参见 SCΔΣ调制器的开关比较器时钟与全系统调...
CT-ΔΣ 环路滤波器拓扑与建模方法 CT-ΔΣ 的环路滤波器有多种拓扑（CIFB/CIFF/CIFF-B/CRFB），各具不同的 STF 滚降、积分器摆幅和设计折衷。通过连续时间状态空间描述和离散化，CT-ΔΣ 可转化为等效 DT 系统进行仿真验证，动态范围缩放则平衡噪声和摆幅约束。 前后关系 上下文：在前几节建立 CT-ΔΣ 基本原理（§8.1-§8.2）和 DAC 脉冲形状效应（§8.3-§8.4）后，§8.5-§8.8 转向环路滤波器的具体实现拓扑以及仿真和设计方法学。 前置知识： CT-ΔΣ调制基础与一阶CT-MOD1 — 脉冲不变变换 高阶CT-ΔΣ调制与DAC脉冲形状效应 — C...
CT-ΔΣ 环路滤波器非线性分析与辅助运放技术 §10.9 建立弱非线性 OTA 的电流注入分析框架——利用 α 缩放法将弱非线性调制器分解为两个线性系统的级联，优雅地分离信号失真、噪声混叠和交叉调制效应。§10.9.1 介绍辅助运放技术——通过已知电流的”外部补偿”使 OTA 几乎无电流流过，从根本上消除非线性。 前后关系 上下文：§10.8 解决了 OTA 有限带宽对 NTF 的影响（通过系数调谐恢复）。§10.9 解决另一维度的 OTA 非理想性——非线性。即使带宽无限，OTA 的 G3v3 项也会导致信号失真和噪声混叠。 前置知识： CT-ΔΣ积分器实现与OTA架构 — OTA-RC...
CT-ΔΣ 积分器实现与 OTA 架构 §10.1-§10.4 系统比较三种积分器拓扑（Opamp-RC/OTA-RC/Gm-C）的优劣，深入分析单级 OTA、Miller 补偿两级 OTA、前馈补偿两/多级 OTA 的传递函数、带宽限制及稳定性特性，并解析前馈放大器的 Barkhausen 悖论。 前后关系 上下文：前几章已建立 CT-ΔΣ 的架构级设计基础（Ch.8 的脉冲不变变换/矩方法/CIFF/CIFB 拓扑，Ch.9 的 ELD/时钟抖动/亚稳态分析）。Ch.10 跨入电路实现层面——积分器是环路滤波器的核心构建块，其非理想性直接影响 NTF 能否按设计实现。 前置知识： CT-Δ...
CT-ΔΣ 系统化设计定心与闭环拟合 §10.8 解决一个核心工程问题：真实 OTA 的有限带宽使积分器变为高阶系统，导致实际 NTF 严重偏离设计值。开环脉冲响应拟合（式 10.31）的系数随采样点数剧烈变化（病态），而闭环拟合（式 10.36）利用 NTF 零点对极点扰动的抵消效应，得到与采样点数几乎无关的鲁棒系数。 前后关系 上下文：前几节分析了各个模块（积分器/OTA/ADC/DAC）的设计和非理想性。§10.8 回答：将这些”真实”模块组合成调制器后，如何恢复期望的 NTF？——这是从理想走向现实的最后一步系统化流程。 前置知识： CT-ΔΣ积分器实现与OTA架构 — OTA 有限带...
CT-ΔΣ 设计实例 §8.9 以三阶 CIFF CT-ΔΣ 调制器的完整设计实例，系统展示了从 NTF 综合到动态范围/频率缩放的全流程方法论。设计规格：三阶、16 级量化器、OSR = 64、信号带宽 500 kHz、OBG = 2.5。 前后关系 上下文：前几节建立了 CT-ΔΣ 的理论基础（§8.1-§8.4）、环路滤波器拓扑（§8.5）、复 NTF 零点（§8.6）、仿真建模（§8.7）和动态范围缩放（§8.8）。§8.9 将这些知识整合为一个完整的设计流程。 前置知识： CT-ΔΣ调制基础与一阶CT-MOD1 — 脉冲不变变换 高阶CT-ΔΣ调制与DAC脉冲形状效应 — N 阶设计...
CT-ΔΣ调制 CT-ΔΣ 调制器直接处理连续时间输入信号，无需前置抗混叠滤波器（隐含反混叠），是 GHz 级时钟高速 ΔΣ ADC 的首选架构。 前后关系 上下文：§1.6 在之前讨论 DT-ΔΣ（离散时间 ΔΣ）的基础上，引入连续时间实现。CT-ΔΣ 与 DT-ΔΣ 的根本区别在于环路滤波器的工作域——CT 用 s 域（RC 积分器），DT 用 z 域（SC 积分器）。 后续章节： Ch.8 全面分析 CT-ΔΣ 调制器的原理、设计方法（Pavan ΔΣ 数据转换器 Ch.8 深度解析） Ch.9 讨论 CT-ΔΣ 的非理想性（Pavan ΔΣ 数据转换器 Ch.9 深度解析） Ch.10...
CT-ΔΣ 调制基础与一阶 CT-MOD1 CT-ΔΣ 调制器通过脉冲不变变换（Impulse-Invariant Transform, IIT）将 DT-ΔΣ 的环路滤波器映射到连续时间域，并继承了 DT 原型的 NTF。更重要的是，由于采样发生在环路内部，CT-ΔΣ 天然具有隐含反混叠特性。 前后关系 上下文：§1.6 以直观方式引入 CT-ΔΣ 概念（从一阶 RC 滤波器出发），§8.1-§8.2 正式建立 DT→CT 映射的数学框架。此前 Ch.2 对 MOD1 的详细分析（NTF、STF、量化噪声模型）是理解 CT-MOD1 的前提。 前置知识： 一阶ΔΣ调制器 — DT-MOD1 ...
CT-ΔΣ 过量延迟分析与补偿 过量延迟（Excess Loop Delay, ELD）是 CT-ΔΣ 调制器中最突出的非理想性。量化器及 DEM 逻辑的有限延迟破坏了脉冲不变变换的前提，使 NTF 偏离设计值甚至导致失稳。Pavan 提出的基于 Taylor 级数的 ELD 补偿方法避免了繁琐的 s↔z 域变换，可系统化处理任意阶数和任意 DAC 脉冲形状。 前后关系 上下文：在 Ch.8 中，CT-ΔΣ 调制器设计基于脉冲不变变换，假设 DAC 脉冲在采样时刻前完整输出。然而实际电路中（图 9.1），量化器采样（clk_adc）后需时间完成再生和 DEM 逻辑，DAC（clk_dac）只能...
Cascode 与多管放大级 将多个晶体管以巧妙方式组合构成的放大级可以在增益、带宽、输出电阻等维度上远超单管级的极限。Cascode（共发-共基 / 共源-共栅组合）消除了 Miller 效应，是宽频带放大器的基础结构；有源 Cascode（Regulated Cascode）通过辅助放大器的深度反馈进一步将输出电阻推向极致；Darlington 管和超源随器则分别针对 BJT 和 CMOS 优化了缓冲器性能。本文基于 Gray §3.4 提炼。 前后关系 前置知识： 单管放大级（§3.1-§3.3）— CE/CS/CB/CG 四种基本组态的特性 双极晶体管小信号模型（§1.4）— g_m/...
DAC 失配问题与旋转选择（DWA）原理 §6.1–§6.2。DAC 的元件失配会导致非线性失真。本节从”测量并取消”与”盲整形”两条技术路径出发，系统推导旋转选择（DWA）如何将失配误差转变为一阶高通整形噪声。 前后关系 上下文：§1.5 已指出多 bit 量化器可大幅提升 ΔΣ 调制器性能，但反馈 DAC 的单元失配会破坏转换器线性度。1-bit DAC 天然线性但限制了 SQNR。Ch.5 的 MASH 架构可部分绕过多 bit DAC 问题（第二级免 DAC 校正），但第一级仍受局限。 后续章节： §6.3–§6.4（旋转实现与替代失配整形拓扑）讨论旋转的电路实现和多种改进拓扑 §6....
IADC 原理与动机 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§12.1 核心内容：IADC（增量型 ΔΣ ADC）的核心思想是通过周期复位将连续运行的 ΔΣ 调制器转变为逐样本独立的 Nyquist 率转换器——牺牲部分 SNR 换取多路复用能力、低延迟和极简数字滤波器。 参考文献：Robert & Temes (1988), IEEE TCAS 前后关系 前置知识：§1.8 在比较传统 ΔΣ 与 IADC 时首次引入 IADC 概念（增量型ΔΣ转换器 提供了 Ch.1 级别的概述），高阶ΔΣ调制器稳定性与MSA 和 ...
IADC 数字滤波器优化与噪声联合优化 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§12.3 核心内容：单级 IADC 的数字滤波器设计——从级联累加器实现到基于热噪声与量化噪声联合优化的 Lagrange 方法，揭示最优脉冲响应 hopt 在两种噪声之间做出权衡的物理本质。 参考文献：Steensgaard et al.
IADC 设计实例：22-bit 单比特与两步式 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§12.5 核心内容：两个完整的 IADC 设计实例——22-bit 单比特三阶 IADC（Quiquempoix 2006，展示了旋转电容 DEM、分形序列失调消除、改进型 Sinc 滤波器等关键技术）和两步式 IADC（Chen 2015，展示了 N→2N-1 的放大器节省技术，65nm/10.7μW/99.8dB DR）。 参考文献：Quiquempoix et al.
IC 制造基础工艺 集成电路制造依赖于一系列物理和化学工艺步骤，将设计好的电路图案精确地转移到硅片上。扩散、光刻、外延生长、离子注入、热氧化和多晶硅沉积是构成所有 IC 工艺（双极、CMOS、BiCMOS）的基本构建块。理解这些基础工艺的原理和局限性，对于模拟 IC 设计中的器件选择、寄生评估和版图规划至关重要。本文基于 Gray §2.2 提炼。 前后关系 前置知识： pn结耗尽区分析（§1.2）— 掺杂浓度决定耗尽区特性 半导体物理：本征/非本征半导体、载流子浓度 本书内部链条： IC制造基础工艺（本文，§2.2）→ 双极IC工艺与器件结构（§2.3-§2.5）— 基础工艺组合构成双极流程...
Jitter 与 Phase Noise 关系 Phase Noise 是 Jitter 在频域的表示。时域中的绝对抖动 ak 对应频域中的 excess phase 功率谱密度 Sφ(f)，两者之间通过傅里叶变换存在一一对应的双向转换关系。理解这一桥梁是系统级 jitter 分析与优化的前提。 前后关系 前置知识： Jitter基本概念与定义 — 时域 jitter 定义 Jitter统计分析与RJ-DJ分解 — 统计概念（PSD、方差） 本书内部链条： Ch.3（本文）是全书的核心理论桥梁：将时域 jitter 与频域相位噪声统一 → Ch.4（电路中的Jitter与Phase Noi...
Jitter 与 Phase Noise 高级统计概念 当基础统计分析不足以捕捉 jitter 的长期行为或低频噪声特性时，需要引入高级工具：Allan 偏差族表征频率稳定性，置信区间给统计估计提供可靠性标尺，Lorentzian 谱揭示振荡器相位噪声的严格数学形式，而闪烁噪声模型则解释 1/f 谱密度在物理系统中的普适性。 前后关系 前置知识： Jitter统计分析与RJ-DJ分解 — 基础统计 Jitter与Phase Noise关系 — 相位噪声谱密度 电路中的Jitter与Phase Noise — 振荡器相位噪声 本书内部链条： Ch.9（本文）→ Ch.10（Jitter数值方法与...
Jitter 基本概念与定义 Jitter 是时钟边沿或数据边沿相对于其理想时间位置的偏差。一个时钟周期在 4GHz 时仅 250ps，1ps 的 RMS jitter 就可能使最小周期缩短至 243ps（概率 10−12），因此数字和混合信号设计必须为 jitter 预留充分的时序余量。 前后关系 前置知识： 采样理论基础 — 采样时钟的 jitter 直接影响采样精度 量化器理论与线性模型 — jitter 与量化噪声同为 ADC 的两大误差源 本书内部链条： Ch.1 定性引入 jitter 概念→Ch.2 §2.1 严格数学定义→Ch.2 §2.2 统计分析（Jitter统计分析与RJ...
Jitter 对同步数字电路的影响 时钟 jitter 直接压缩同步数字电路的有效时序预算。设计者必须假定最坏情况的时钟周期（而非标称值）来满足 setup/hold 约束，这在高频设计中可能显著增加设计难度和功耗。 前后关系 前置知识： Jitter基本概念与定义 — period jitter 定义 Jitter统计分析与RJ-DJ分解 — 峰-峰值与 BER 关系 本书内部链条： Ch.5（本文）→ Jitter对数据转换器的影响（Ch.6）中数字滤波器对时钟 jitter 的容忍度 → Wireline系统中Jitter与CDR（Ch.7）中数字 CDR 的时序分析 外部关联： 采样理...
Jitter 对数据转换器的影响 数据转换器中时钟 jitter 的影响有三种不同机制：IDAC 的输出误差取决于脉冲类型（NRZ/RZ/积分型），Nyquist ADC 的采样抖动产生与输入频率成比例的 SNR 退化，TI-ADC 的通道间时序偏斜产生带内杂散。每种机制需要不同的模型和缓解策略。 前后关系 前置知识： Jitter基本概念与定义 — aperiod jitter 定义 Jitter与Phase Noise关系 — 相位噪声→jitter 频域分析 电路中的Jitter与Phase Noise — 振荡器相位噪声 本书内部链条： Ch.6（本文）→ Wireline系统中Jit...
Jitter 数值方法与 Matlab 仿真 仿真 jitter 需要输入指定的相位噪声谱→功率谱密度到时间序列的转换。时域仿真（Transient）直接生成含 jitter 的电压波形，频域方法（相位噪声叠加）更高效。Tail Fitting 算法是实现 RJ/DJ 分解的工业化标准方法。 前后关系 前置知识： Jitter与Phase Noise关系 — 相位噪声谱密度 Jitter统计分析与RJ-DJ分解 — RJ/DJ 统计概念 Jitter与Phase Noise高级统计概念 — Allan 偏差、置信区间 本书内部链条： Ch.10 + App.B（本文）提供可执行的 Matlab...
Jitter 统计分析与 RJ/DJ 分解 jitter 是一种离散时间随机过程，统计描述是其系统性工程应用的核心。通过直方图/PDF 获得分布信息，通过 RJ 与 DJ 分解来精确估计 BER，是现代高速接口设计的必备技能。 前后关系 前置知识： Jitter基本概念与定义 — 各类 jitter 的数学定义 量化器理论与线性模型 — 随机建模方法论的类比 本书内部链条： §2.2（本文）→ Ch.3（Jitter与Phase Noise关系）从频域角度描述 jitter §2.2 → Ch.9（Jitter与Phase Noise高级统计概念）置信区间与 Allan 偏差 §2.2 → C...
MASH ΔΣ调制器 MASH（Multi-stAge noise-SHaping）通过级联多个低阶稳定环路来同时实现高阶噪声整形和低阶稳定性——用数字取消的策略绕过稳定性的根本限制。 前后关系 上下文：§1.4 紧接 §1.3 的高阶调制器讨论。在指出高阶单环路存在严峻稳定性问题后，MASH 提供了一种替代方案：用多个低阶稳定级的组合来实现高阶效果。 后续章节： Ch.5（多级ΔΣ调制器与Leslie-Singh结构、MASH级联ΔΣ调制器原理、MASH噪声泄漏与失配效应、Sturdy-MASH鲁棒级联架构、噪声耦合ΔΣ架构、分裂与交叉耦合ΔΣ调制器）全面展开多级调制器的分析、设计、非理想性...
MASH噪声泄漏与失配效应 核心问题：MASH 的”取消”操作要求模拟传递函数与数字滤波器精确匹配。实际中，电容失配和运放有限增益导致 E1 泄漏到输出——这是 MASH 架构的根本脆弱性。 前后关系 上下文：§5.2 展示了 MASH 在理想条件下的完美性能（2-2 MASH 四阶整形），但前提是取消条件 H1NTF1−H2STF2=0 精确满足。§5.3 转向现实——模拟电路非理想性导致的噪声泄漏。 前置知识： MASH级联ΔΣ调制器原理：理想的 MASH 取消机制 量化器理论与线性模型：线性化分析的基础假设 后续章节： Sturdy-MASH鲁棒级联架构：以鲁棒性换取精度的改进...
MASH级联ΔΣ调制器原理 MASH（Multi-stAge noise-SHaping）将第二级从 Leslie-Singh 的静态 ADC 升级为 ΔΣ 环路，使第二级的量化误差 E2 也得到噪声整形。2-2 MASH 实现”二阶稳定性 + 四阶整形”的理想组合。 前后关系 上下文：§5.1 Leslie-Singh 结构展示了”取消”策略的有效性，但第二级是静态 ADC，E2 未经整形。§5.2 将这一思想推至极致——第二级也用 ΔΣ 环路，使 E2 也获得整形。 前置知识： 多级ΔΣ调制器与Leslie-Singh结构：L0 级联的基本”取消”架构 二阶ΔΣ调制器MOD2原理：2...
MIS 电容器与 MOS 结构 MIS（金属-绝缘体-半导体）电容器是研究半导体表面物理的最重要器件。Sze Ch.4 系统阐述了理想 MIS 电容理论（积累/耗尽/反型三种状态、C-V 特性）、实际 MOS 电容（界面态、氧化层电荷、功函数差）、载流子输运机制以及非平衡态（深耗尽、雪崩）。Si-SiO₂ 体系是当今所有 MOSFET 和 CMOS 集成电路的物理基础。本文基于 Sze Ch.4 全章提炼。 前后关系 前置知识： 半导体载流子浓度与费米能级 — 费米能级、载流子统计 pn结耗尽区分析 — 耗尽层近似、泊松方程求解 CMOS工艺与器件 — MOS 电容在 CMOS 中的应用 本书...
MOD1 非线性行为与空闲音 Pavan 教材 §2.5-2.6 揭示了 MOD1 线性量化噪声模型的严重局限性。MOD1 的实际行为远比线性模型预测的复杂——输出频谱中 SQNR 随输入幅值和频率剧烈波动，直流激励可产生周期性空闲音（idle tones），有限积分器增益导致死区（dead-zones）。这些非线性现象是 ΔΣ 调制器设计中不可忽视的现实。 前后关系 上下文：§2.4（反馈噪声整形与MOD1深度分析）基于量化器线性模型给出了 MOD1 的完整分析。§2.5-2.6 返回现实，指出线性模型的不足并揭示 MOD1 的真实非线性行为。 后续章节： Ch.3（二阶 ΔΣ 调制器/MO...
MOD2 仿真与有效量化器增益 §3.1 的核心发现：MOD2 的仿真结果与白噪声线性模型基本吻合（OSR=128 时 92 dB vs 94 dB），但存在两个重要偏差——① 谐波失真（白噪声模型无法预测）；② 实测 PSD 拐角频率与 k=1 的理论曲线不符。根源是量化器增益 k 不等于 1，引入有效 NTF 概念后理论与仿真高度一致。 前后关系 上下文：二阶ΔΣ调制器MOD2原理从线性模型推导了 MOD2 的理想性能（k=1 假设下的 IBN 和 SQNR 公式）。§3.1 通过仿真验证这些预测并揭示偏差。 后续章节： MOD2非线性效应与谐波失真（§3.2）进一步引入 QTC 模型定量...
MOD2 替代架构 §3.4 介绍了四种实现二阶噪声整形的替代结构：Boser-Wooley（延迟积分器，开关电容实现的经典选择）、Silva-Steensgaard（前馈结构，仅处理噪声，适合 MASH）、误差反馈结构（数字环路常用）和噪声耦合结构（在误差反馈基础上增加鲁棒性）。架构选择取决于应用需求：模拟精度、对非理想性的鲁棒性、MASH 兼容性和电路实现复杂性。 前后关系 上下文：二阶ΔΣ调制器MOD2原理推导了 MOD2 的标准结构（两个无延迟积分器 + 两路反馈）。§3.4 展示其他实现相同 NTF 的架构，各有不同的工程折中。 后续章节： 广义二阶结构与最优NTF设计（§3.5）进...
MOD2 稳定性与死区分析 §3.3 建立了 MOD2 的数学稳定性边界和有限积分器增益导致的死区。与 MOD1 的 1/A 死区宽度不同，MOD2 受益于增益平方效应（gain-squaring），死区宽度仅为 ∝1/A2。但 MOD2 的整体稳定性弱于 MOD1——“恶意输入”可以破坏其稳定运行。 前后关系 上下文：二阶ΔΣ调制器MOD2原理建立了 MOD2 的线性模型，MOD2仿真与有效量化器增益展示了大信号行为。§3.3 从数学上分析 MOD2 的稳定边界和有限增益效应。 后续章节： MOD2替代架构（§3.4）介绍提高稳定性的替代拓扑（如 Silva-Steensgaard） 广义二...
MOD2 非线性效应与谐波失真 §3.2 认识到 MOD2 的非线性动力学远比 MOD1 复杂，无法精确解析分析。于是采用”准线性”方法：通过对量化器进行统计平均提取其传输特性（QTC），用三次多项式近似 QTC，从而定量预测谐波失真并解释噪声的 U 形分布。 前后关系 上下文：MOD2仿真与有效量化器增益（§3.1）观测到仿真频谱中包含白噪声模型无法预测的谐波失真。§3.2 引入 QTC 模型来定量分析谐波产生的机制。 后续应用： MOD2稳定性与死区分析（§3.3）考察另一个非线性方面——大信号行为 高阶ΔΣ调制器与NTF（Ch.4）中量化器非线性对多 bit 和单 bit 设计的影响差异...
MOS 晶体管模型与特性 MOS 晶体管是现代 VLSI 和绝大多数模拟集成电路的核心器件。其大信号模型描述漏极电流与栅极/漏极电压之间的非线性关系，小信号模型则用于线性化分析。理解 MOS 晶体管的 I-V 特性、跨导、输出电阻、体效应和频率响应，是设计 CMOS 模拟电路（运放、电流镜、开关电容电路）的基础。本文基于 Gray §1.5-§1.6 提炼。 前后关系 前置知识： pn结耗尽区分析（§1.2）— 源/漏结耗尽电容、体效应中的耗尽区 半导体物理：反型层、载流子迁移率 本书内部链条： MOS晶体管模型与特性（本文，§1.5-§1.6）→ 短沟道效应与弱反型（§1.7-§1.8）— ...
SC-ΔΣ 调制器的开关、比较器、时钟与全系统调试 涵盖章节：§7.8–§7.11，书页 189–199 前后关系：在完成放大器设计后，本节完成 SCMOD2 的其余电路模块——开关、比较器、时钟生成——并揭示一个全集成时出现的实际调试难题及其解决。 前后关系 上游：SCΔΣ调制器的电容尺寸与放大器设计（§7.4-7.7）提供已验证的放大器 下游：高阶SC调制器与多bit量化及高级电路技术（§7.12-7.19）展示更先进的技术 交叉：运算放大器设计中的开关电容 CMFB 设计 交叉：一阶ΔΣ调制器和二阶ΔΣ调制器MOD2原理中的比较器精度要求 原理介绍 §7.8 开关设计 开关类型选择： 开...
SC-ΔΣ 调制器的电容尺寸与放大器设计 涵盖章节：§7.4–§7.7，书页 173–189 前后关系：在§7.3 确定了积分器拓扑和系数比之后，本节需要(1)根据热噪声确定绝对电容值，(2)设计放大器以满足摆率、建立精度和增益需求，(3)通过仿真验证。 前后关系 上游：SCΔΣ调制器的高层设计与开关电容积分器（§7.2-7.3）提供系数 a1,b1,c1,a2 和拓扑 下游：SCΔΣ调制器的开关比较器时钟与全系统调试（§7.8-7.11）在此设计和验证基础上完成全集成 交叉：运算放大器设计提供通用运放设计知识 交叉：CT-ΔΣ调制（Ch.8）的连续时间积分器设计与此处的 SC 设计形...
SC-ΔΣ 调制器的高层设计与开关电容积分器 涵盖章节：§7.1–§7.3，书页 165–173 前后关系：在 Ch.4（NTF 理论/环路拓扑）和 Ch.5（MASH 级联架构）之后，本章进入实际电路实现。后续概念页分别讨论放大器设计、开关/比较器/时钟，以及高阶调制器与高级技术。 前后关系 上游：CIFB与CRFB反馈环路滤波器拓扑（§4.7）提供系统级结构 → §7.2 动态范围缩放直接使用该拓扑 上游：ΔΣ环路状态空间描述（§4.8）中的 ABCD 矩阵 → §7.2.2 scaleABCD 函数 上游：一阶ΔΣ调制器（Ch.2）和二阶ΔΣ调制器MOD2原理（Ch.3）的 NTF/ST...
Sturdy-MASH鲁棒级联架构 SMASH（Sturdy-MASH）用噪声整形替代噪声取消，以约 3 dB 的噪声增量为代价，大幅降低对模拟电路精度的要求——即使在运放增益仅 35 dB 时仍可达到 74 dB SNDR。 前后关系 上下文：§5.3 揭示了 MASH 的根本脆弱性——取消条件对电容失配和运放增益极其敏感。§5.4 提出的 SMASH 是对此问题的直接回应：通过修改拓扑结构来消除对精确取消的依赖。 前置知识： MASH噪声泄漏与失配效应：SMASH 试图解决的根本问题 MASH级联ΔΣ调制器原理：标准的 MASH 取消方案 后续章节： 噪声耦合ΔΣ架构：另一种增强噪声整形的...
Wireline 系统中的 Jitter 与 CDR 在高速串行链路中，jitter 是限制数据传输速率和距离的首要因素。CDR（时钟数据恢复）既要跟踪输入数据的 jitter，又要做 jitter 滤波产生干净的本地时钟，这体现为三大规范——Jitter Transfer、Jitter Generation、Jitter Tolerance——之间的根本折衷。 前后关系 前置知识： Jitter基本概念与定义 — period jitter, 眼图 Jitter统计分析与RJ-DJ分解 — total jitter, BER Jitter与Phase Noise关系 — jitter 频谱表...
pn 结电流电压特性与击穿 pn 结是所有半导体器件的基本构建单元。Sze Ch.2 系统阐述了 pn 结的 I-V 特性（Shockley 方程及其非理想修正）、结击穿机制（雪崩倍增、隧道效应、热不稳定）、瞬态行为与噪声、终端功能（变容管、快速恢复二极管、p-i-n 二极管）以及异质结。本文基于 Sze Ch.2 全章提炼，与 pn结耗尽区分析（Gray §1.2 视角）互补。 前后关系 前置知识： 半导体载流子浓度与费米能级 — 载流子统计、费米能级 半导体载流子输运现象 — 漂移、扩散、复合、隧道效应 pn结耗尽区分析 — 耗尽区宽度、电容、击穿基础 本书内部链条： pn结电流电压特性与...
pn 结耗尽区分析 pn 结的耗尽区（空间电荷区）特性是理解所有集成电路器件（BJT、MOS、JFET、齐纳二极管、隔离寄生电容）的基础。反向偏置 pn 结的耗尽层宽度、电容、击穿特性直接影响晶体管输出电阻、频率响应、噪声性能以及版图寄生效应。本文基于 Gray §1.2 提炼。 前后关系 前置知识： 半导体物理基础（本征半导体、掺杂、载流子浓度） 基本电磁学（泊松方程、电场、电势） 采样理论基础 — 采样电容中的 pn 结寄生效应 本书内部链条： pn结耗尽区分析（本文，§1.2）→ 双极晶体管大信号特性（§1.3）— 集电极-基极耗尽区决定 Early 效应和击穿电压 → 双极晶体管小信号...
ΔΣ DAC ΔΣ 技术不仅用于 ADC，也广泛应用于 DAC：用全数字调制器配合粗量化（1-bit 或少量 bit）DAC 实现高精度数模转换。 前后关系 上下文：§1.9 在完整介绍了 ΔΣ ADC 的各种形式后，指出同样的噪声整形原理也可用于 DAC。动机与 ADC 对称：奈奎斯特率 DAC 面临失配限制。 后续章节： Ch.13 完整讨论 ΔΣ DAC 的设计、实现、失配整形 Ch.6（DAC失配问题与旋转选择DWA原理、旋转实现与替代失配整形拓扑、高阶失配整形原理、三电平分段DAC与过渡误差整形）的失配整形技术是 ΔΣ DAC 的核心使能技术 原理介绍 ΔΣ DAC 系统 数字输入 ...
ΔΣ 环路的状态空间描述 §4.8 为 ΔΣ 调制器提供了一种系统化的数学描述——状态空间模型。通过 A,B,C,D 矩阵完整描述调制器的所有内部状态和输出，为计算机仿真（特别是 ΔΣ Toolbox）提供了统一的框架。本章以 MOD2 为例展示状态空间方法，但该框架适用于任意阶数和拓扑的离散时间 ΔΣ 调制器。 前后关系 上下文：二阶ΔΣ调制器MOD2原理 以传递函数 V(z)=z−1U(z)+(1−z−1)2E(z) 分析 MOD2。CIFB与CRFB反馈环路滤波器拓扑 和 CIFF与CRFF前馈环路滤波器拓扑 以传递函数 L0(z),L1(z) 描述高阶结构。状态空间模型是这些传递函...
ΔΣ 误差反馈结构 Pavan 教材 §2.7 介绍了一种替代的 MOD1 实现——误差反馈结构（Error-Feedback Structure）。这种结构曾出现在 Ch.1 的咖啡店问题中，在数字域极具价值，但在模拟实现中因对参数误差极度敏感而使用受限。 前后关系 上下文：§2.7 位于 §2.4-2.6 对 MOD1 标准结构（误差累积结构）的详尽分析之后，作为一种替代架构进行对比研究。 后续章节： Ch.3（MOD2替代架构、二阶ΔΣ调制器MOD2原理）中的噪声耦合结构和误差反馈结构是误差反馈思想在二阶调制器中的推广 Ch.5 进一步讨论噪声耦合 ADC Ch.13（ΔΣ DAC）中误...
ΔΣ调制器中的抽取与插值滤波 ΔΣ 调制器的输出（ADC）或输入（DAC）需要数字滤波器来移除带外整形噪声并完成采样率转换。抽取（ADC 侧）与插值（DAC 侧）是实现 ΔΣ 系统完整信号链的关键数字处理环节。 前后关系 上下文：§1.10 在完整介绍 ΔΣ ADC 和 DAC 之后，描述连接两者的数字滤波器。抽取用于 ADC 输出将过采样数据流降为奈奎斯特率，插值用于 DAC 输入将奈奎斯特率数据流升为过采样率。 后续章节：Ch.14 完整覆盖抽取和插值滤波器的设计、多级实现、低功耗技术。 原理介绍 ADC 侧：抽取（Decimation） v[n] (f_s) → [数字低通滤波器] → ...
ΔΣ调制器发展史 ΔΣ 调制的起源并非像教材中从过采样和噪声整形开始——实际上它起源于 Δ 调制（增量调制），经历了约 70 年的演进才成为今天覆盖从 dc 到 GHz 的通用 ADC/DAC 架构。 前后关系 上下文：§1.12 作为 Ch.1 的结束章节，“逆时序”呈现了 ΔΣ 技术的真实历史发展。教科书中先讲过采样→噪声整形→高阶→CT→BP 的”逻辑顺序”，而历史的发展路径完全不同。 后续章节： 后续各章展开技术细节，本章视为全书的”路线图” 历史时间线 1940s-50s：Δ 调制（增量调制）的起源 Δ 调制最初为语音编码而提出——用于在电话交换网中将语音数字化。 基本原理： 采样率...
ΔΣ调制器性能FoM 如何客观比较不同设计、不同架构、不同工艺的 ADC？Walden FoM 和 Schreier FoM 是业界最广泛使用的两个品质因数，分别衡量每步转换能量和动态范围-带宽效率。 前后关系 上下文：§1.11 在完成所有 ΔΣ 调制器变体（LP/BP/CT/DT/ADC/DAC/MASH/IADC）的介绍后，给出通用的 ADC 性能评估方法。FoM 将功耗、精度、带宽三个核心指标压缩为一个数值。 后续章节： 后续各章在比较不同设计时，均引用 FoM 作为标准度量 §1.12 展示 FoM 的历史演进趋势 原理介绍 ADC 的核心指标 任何 ADC 的规格由三个基本参数描述...
ΣΔ调制器电气仿真与宏模型 Rosa《Sigma-Delta Converters》Ch.7-8 的核心内容：从行为级到晶体管级电路的过渡。Ch.7 建立 SC/CT 积分器和各子电路的宏模型，配合 HSPICE 噪声注入方法进行电气级仿真。Ch.8 深入讨论 ΣΔM 核心子电路（开关、运放、跨导器、比较器、电流舵 DAC）的晶体管级设计考虑。 前后关系 上下文：Ch.5-6 在行为级完成了系统设计和参数优化。Ch.7-8 将这些参数映射到晶体管级电路，通过电气仿真验证性能。 前置知识： ΣΔ调制器行为建模与高层仿真 — 行为模型给出电路参数目标 ΣΔ调制器自动设计与优化 — 优化结果指导电路...
ΣΔ调制器自动设计与优化 Rosa《Sigma-Delta Converters》Ch.6 的独有内容：将行为仿真（SIMSIDES）与优化算法结合，实现 ΣΔM 的自动化设计空间探索和参数优化。涵盖模拟退火全局搜索、MOEA 多目标优化、Lifting 加速、FPGA/GPU 硬件加速等前沿方法。 前后关系 上下文：Ch.5 建立了行为建模和 SIMSIDES 仿真器。Ch.6 在此基础上引入优化算法，自动搜索设计空间找到最优参数组合。 前置知识： ΣΔ调制器行为建模与高层仿真 — 行为仿真作为优化的评估函数 高阶ΔΣ调制器与NTF — NTF 参数作为优化的系统级输入 后续内容： ΣΔ调制...
ΣΔ调制器芯片实现与测试 Rosa《Sigma-Delta Converters》Ch.9 的核心内容：从电路仿真到芯片实现的完整流程。涵盖辅助模块设计、Layout 规划方法论、芯片封装与测试 PCB、实验测量技术，以及三个详细的设计案例（传感器接口、多标准接收机、RF 数字化）。 前后关系 上下文：Ch.7-8 完成了电气级仿真和子电路设计。Ch.9 将所有模块集成为完整芯片，经过 Layout、封装、测试后验证性能。 前置知识： ΣΔ调制器电气仿真与宏模型 — 电路级设计结果 ΣΔ调制器行为建模与高层仿真 — 行为级验证 原理介绍 辅助模块设计（§9.1） ΣΔM 芯片需要多种辅助模块：...
ΣΔ调制器行为建模与高层仿真 Rosa《Sigma-Delta Converters》Ch.5 的核心贡献：系统化的 ΣΔM 行为建模方法论与 SIMSIDES 仿真器。在晶体管级 SPICE 仿真之前，行为级仿真可快 100–1000× 地探索设计空间、验证架构选择、预估电路误差影响。 前后关系 上下文：Ch.3-4 分析了 SC 和 CT ΣΔM 的各种电路误差。Ch.5 将这些误差统一为行为模型，使设计者能在系统级仿真中快速评估各误差的累积影响。 前置知识： 高阶ΔΣ调制器与NTF — NTF 设计是行为仿真的系统级输入 SCΔΣ调制器的高层设计与开关电容积分器 — SC 积分器行为模型...
一阶ΔΣ调制器 Pavan 教材 Ch.1 通过两个精彩类比（咖啡店问题、词典问题）直观解释了 ΔΣ 调制器的核心思想：用粗量化 + 反馈 + 过采样 + 平均来实现高精度。 前后关系 上下文：§1.2 在 §1.1 建立”为什么需要过采样”之后，用两个精心构造的类比直观解释 ΔΣ 调制器的操作原理。其中咖啡店问题对应误差反馈结构，词典问题对应误差累积结构——两者实际等价，从不同角度提升直觉理解。 后续章节： Ch.2（采样理论基础、量化器理论与线性模型、过采样数字滤波降噪、反馈噪声整形与MOD1深度分析、MOD1非线性行为与空闲音、ΔΣ误差反馈结构）对一阶 ΔΣ 调制器进行严格分析，涵盖采样...
三电平、分段 DAC 与过渡误差整形 §6.6–§6.7。将失配整形扩展到非标准 DAC 结构（三电平元素、分段加权元素），并引入过渡误差整形（TES）来处理 CT DAC 的切换动态非线性。 前后关系 上下文：§6.2–§6.5 的讨论假设 DAC 由 M 个等权重的 1-bit 单元构成。实际设计中可能使用三电平元素（降低量化噪声和热噪声），或分段加权结构（减少单元数量），这些都需要扩展 DEM 算法。§6.7 更进一步，处理 CT DAC 特有的切换动态误差。 后续章节： Ch.7（离散时间 ΔΣ ADC 电路设计）将进一步讨论多 bit 量化器的具体电路实现 Ch.13（ΔΣ DAC）...
两级 Miller 运放设计 两级 Miller 补偿运放是模拟集成电路中最经典、最通用的运放架构。第一级（差分输入级）提供高增益和 CMRR，第二级（共源/共射级）提供额外的电压增益和大信号摆幅，Miller 补偿电容 Cc 跨接在两级之间实现极点分裂（pole splitting）。Gray §6.2-§6.4 系统描述了 CMOS、BJT 和 BiCMOS 三种实现的两级运放设计流程，§6.8 以 NE5234 为完整实例展示了实际双极运放的设计决策。本文基于 Gray §6.1-§6.4 及 §6.8 提炼。 前后关系 前置知识： 有源负载差分放大器（§4.4-§4.6）— 第一级的...
二阶ΔΣ调制器 MOD2 原理 Pavan 教材 Ch.3 的核心创新——用”以调制器取代量化器”的递归思路推导出 MOD2，实现 NTF (1−z−1)2，将 OSR 加倍对应的 SQNR 改善从 MOD1 的 1.5 bit 提升到 2.5 bit。MOD2 是 ΔΣ 数据转换器的黄金标准架构，在复杂度、性能和鲁棒性间取得最佳折中。 前后关系 上下文：反馈噪声整形与MOD1深度分析（Ch.2）建立了 MOD1 的严格理论，揭示了 1.5 bit/倍频的噪声整形效率。过采样数字滤波降噪（§2.3）从纯过采样的 0.5 bit/倍频出发，说明了噪声整形的重要性。提高 SQNR 有两个途径——增...
偏置电路与电流基准 任何模拟集成电路都需要精确且稳定的偏置电流和电压来设定晶体管的工作点（g_m、输出电阻、增益等）。电流基准 的核心挑战是产生一个与电源电压和温度无关的参考电流。Gray §4.7 系统地介绍了从最简单的 V_BE/R 基准到利用正/负温度系数叠加的 带隙基准。自偏置技术利用正反馈环路实现零温度系数的电流，而启动电路则确保自偏置环路在上电时从简并零状态进入正常工作状态。本文基于 Gray §4.7 提炼。 前后关系 前置知识： 电流镜基础与Cascode电流镜（§4.2-§4.3）— 电流镜复制基准电流 双极晶体管大信号特性（§1.3）— V_BE 的温度依赖性（d_VBE/...
全差分运放与共模反馈 全差分运放（Fully Differential Op-Amp）在高速高精度模拟和混合信号 IC 中占据了主导地位。与单端运放相比，全差分结构提供更大的输出摆幅（2×单端）、更好的共模抑制（电源和衬底噪声的共模分量被抑制）和消除偶次失真。然而，全差分运放的核心挑战是共模反馈（CMFB）：由于没有外部 DC 路径固定输出共模电平，其输出共模电压会受器件失配和工艺角影响而漂向电源轨或地轨，需要 CMFB 环路主动将其稳定在目标值。Gray §12 系统介绍了各种 CMFB 检测和反馈拓扑，以及全差分两级/Cascode 运放的设计。本文基于 Gray §12 提炼。 前后关系...
分裂与交叉耦合ΔΣ调制器 将单一路径分裂为两个匹配的半电路，利用量化误差的不相关性实现额外 3 dB SQNR 增益；通过交叉耦合两半的量化误差，进一步获得 1−z−1 噪声整形；时间交织再附加 6 dB 的 SQNR 提升——逐步逼近”几乎免费”的噪声整形。 前后关系 上下文：§5.6 在本章最后讨论了利用电路分裂和交叉耦合来实现噪声整形的技术。这是 §5.5 噪声耦合思想的延伸——在分裂路径中嵌入噪声耦合，同时获得路径多样性和噪声整形的双重好处。 前置知识： 噪声耦合ΔΣ架构：交叉耦合的基本构建单元 MASH级联ΔΣ调制器原理：噪声取消的多级思想 后续章节： ΔΣ调制器中的抽取与插值滤波：...
单比特高阶 ΔΣ 调制器与 Lee 准则 单比特（1-bit）量化器具有先天线性——单比特 DAC 的传输特性由两个点唯一确定，因此绝对线性。这使其成为 ΔΣ 调制器的理想选择，但代价是量化噪声巨大、稳定性分析极其复杂。Lee 准则是在实践中被广泛使用的经验规则。 前后关系 上下文：反馈噪声整形与MOD1深度分析（Ch.2）揭示了单比特 DAC 的”本征线性”优势。一阶ΔΣ调制器 和 二阶ΔΣ调制器MOD2原理 均基于单比特量化器。Ch.3 §3.3 分析了 MOD2 的稳定性，发现 MOD2 虽 ∥NTF∥∞=4 但仍稳定——这预示着高阶单比特的稳定性分析需要专门讨论。 高阶ΔΣ调制器稳定...
单管放大级 单晶体管放大级是模拟集成电路中最基本的构建块。通过选择不同的晶体管端子作为输入、输出和公共端，可以得到共射(CE)/共源(CS)、共基(CB)/共栅(CG) 和共集(CC)/共漏(CD) 六种基本组态，每种组态具有独特的增益、输入阻抗和输出阻抗特性。此外，在发射极/源极引入负反馈退化可以显著改善线性度和带宽。理解和熟练运用这些基本放大级是设计复杂运放的前置条件。本文基于 Gray §3.1-§3.3 提炼，同时给出 BJT 和 CMOS 两种实现。 前后关系 前置知识： 双极晶体管小信号模型（§1.4）— BJT Hybrid-π 模型、g_m/r_π/r_o MOS晶体管模型与特...
单级 IADC 时域分析与设计流程 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§12.2 核心内容：从时域和 z 域两个角度分析单级 IADC——时域分析给出精度与 M 和阶数 L 的定量关系，z 域分析将 H(z)=1/NTF(z) 的数字滤波器设计简化为 L 个级联累加器。 参考文献：Márkus et al.
双极 IC 工艺与器件结构 双极集成电路是最早发展的 IC 技术，采用结隔离（junction isolation）将各个晶体管在芯片上互相隔离。尽管 CMOS 在数字和许多模拟应用中占主导地位，但双极工艺在超高速、低噪声、大电流驱动等应用中仍有不可替代的优势。理解双极工艺中 npn/pnp 晶体管的物理结构和寄生效应，是分析双极模拟电路的基础。本文基于 Gray §2.3-§2.5 提炼。 前后关系 前置知识： IC制造基础工艺（§2.2）— 扩散、外延、光刻等基础工艺 pn结耗尽区分析（§1.2）— 结隔离原理、耗尽电容 双极晶体管大信号特性（§1.3）— BJT 的电流-电压关系 本书内...
双极无源元件与工艺改进 在双极集成电路中，除了有源器件（npn/pnp 晶体管）之外，还需要各种无源元件来完成电路功能：扩散电阻提供偏置和负载，电容用于频率补偿和去耦，齐纳二极管提供参考电压。此外，工艺改进（介质隔离、高性能元件）可以显著提升电路性能。理解这些元件的结构、特性和寄生效应，是完成完整双极 IC 设计的关键。本文基于 Gray §2.6-§2.7 提炼。 前后关系 前置知识： IC制造基础工艺（§2.2）— 扩散、外延、氧化 双极IC工艺与器件结构（§2.3-§2.5）— 双极工艺平台 双极晶体管大信号特性（§1.3）— pn 结特性 本书内部链条： 双极无源元件与工艺改进（本文）...
双极晶体管大信号特性 双极晶体管（BJT）的大信号特性描述了其直流（DC）行为，包括正向有源区、饱和区、反向有源区的电流-电压关系，以及击穿电压、Early 效应和电流增益随工作条件的变化规律。这些特性是所有双极模拟电路（运放、带隙基准、电流镜、输出级）偏置分析的基础。本文基于 Gray §1.3 提炼。 前后关系 前置知识： pn结耗尽区分析（§1.2）— pn 结耗尽区决定击穿和 Early 效应 半导体物理：少数载流子扩散、玻尔兹曼近似 本书内部链条： 双极晶体管大信号特性（本文，§1.3）→ 双极晶体管小信号模型（§1.4）— 小信号参数 g_m/r_π/r_o 由大信号偏置决定 → ...
双极晶体管小信号模型 当信号幅度远小于偏置点（∣ΔVBE∣<VT≈26 mV）时，BJT 的非线性大信号特性可以线性化为小信号等效电路。Hybrid-π 模型是 BJT 最常用的小信号模型，其参数直接由偏置点（I_C、V_CE）决定。正确理解和运用小信号模型是模拟 IC 设计的核心技能。本文基于 Gray §1.4 提炼。 前后关系 前置知识： 双极晶体管大信号特性（§1.3）— 小信号参数由大信号偏置点决定 pn结耗尽区分析（§1.2）— 耗尽电容构成寄生参数 本书内部链条： 双极晶体管小信号模型（本文，§1.4）→ 单管与多管放大器（Ch.3）— 用模型计算增益和阻抗 → 电流镜...
反馈噪声整形与MOD1深度分析 Pavan 教材 §2.4 是全书理论的核心——将量化器嵌入负反馈环路，用频率相关增益（积分器）在信号频段提供无穷大环路增益，从而实现量化噪声的”整形”。这是 ΔΣ 调制器与纯过采样转换器的本质区别所在。 前后关系 上下文：§2.3（过采样数字滤波降噪）展示纯过采样仅能提供 0.5 bit/倍频的极低效率。§2.4 引入负反馈，将效率提升至 1.5 bit/倍频。 后续章节： §2.5-2.6（MOD1非线性行为与空闲音）揭示线性模型的局限性 Ch.3（二阶ΔΣ调制器MOD2原理、MOD2仿真与有效量化器增益、MOD2非线性效应与谐波失真、MOD2稳定性与死区分...
反馈放大器基础 负反馈是现代模拟集成电路设计的核心概念。通过将输出信号的一部分反馈到输入端与输入信号相减，负反馈可以大幅改善放大器的增益精度（与环路增益成正比）、带宽（增益-带宽积恒定）、非线性失真（降低 1+LG 倍）、输出/输入阻抗（根据反馈类型增加或减小）以及电源抑制比。Gray §8 系统介绍了利用Return Ratio 和 Blackman 阻抗定理分析反馈电路的普适方法，以及四种基本反馈拓扑的识别和特性。本文基于 Gray §8.1-§8.7 提炼。 前后关系 前置知识： 单管放大级（§3.3）— 基本放大级的增益和阻抗 差分放大器与失调分析（§3.5）— 差分对的双端/单端转换...
反馈放大器稳定性与频率补偿 反馈放大器在环路增益 LG=Aβ 随频率下降至 1（0 dB）时，如果总相移接近或超过 180°，负反馈将变为正反馈，导致振荡或严重的时域过冲振铃。Gray §9 将反馈放大器的频率响应、时域阶跃响应和稳定性联系在一起，系统介绍了相位裕度、Nyquist 判据、极点补偿等方法。虽然 Miller 补偿的极点分裂细节已在 频率补偿技术 和 两级Miller运放设计 中涉及，但本章从反馈环路稳定性的更高视角统观各种补偿技术。本文基于 Gray §9.1-§9.7 提炼。 前后关系 前置知识： 反馈放大器基础（Ch.8）— 四类反馈拓扑、Return Ratio、闭环增益...
噪声耦合ΔΣ架构 核心思想：提取量化误差 e[n]，延迟后反馈到量化器输入端，等效于在环路中额外串联一个积分器——以极小的模拟开销实现噪声整形阶数提升。一阶噪声耦合减少 1 个 opamp，二阶减少 2 个。 前后关系 上下文：§5.5 在讨论了 MASH 的噪声取消和 SMASH 的噪声整形后，介绍另一种在不增加主环路阶数的情况下提升 NTF 阶数的技术——噪声耦合。 前置知识： MASH级联ΔΣ调制器原理：另一种通过”外部”级联实现的高阶整形 反馈噪声整形与MOD1深度分析：噪声耦合可以看作一种特殊的误差反馈结构 后续章节： 分裂与交叉耦合ΔΣ调制器：噪声耦合在分裂/时间交织 ADC 中的...
增量型ΔΣ转换器 将 ΔΣ 的噪声整形能力与 Nyquist 转换器的逐样本独立操作结合起来——通过周期性复位实现。IADC 是多路复用高精度 ADC 场景的最优选择。 前后关系 上下文：§1.8 从传统 ΔΣ 调制器的”无限记忆”特性出发，指出其不适合多路复用场景，并引入增量型 ADC。 后续章节： Ch.12（Pavan ΔΣ 数据转换器 Ch.12 深度解析）完整覆盖 IADC 的理论、设计、变形（单级、多级、扩展计数 ADC）；已创建以下 5 个概念笔记： IADC原理与动机（§12.1 IADC 需求与背景） 单级IADC时域分析与设计流程（§12.2 三阶 IADC 时域/z 域分...
多级 IADC 与扩展计数 ADC 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§12.4 核心内容：当单级 IADC 受限于低 OSR 时，通过多级级联（MASH）或两步式操作以更简单的电路实现更高的噪声整形阶数——扩展计数 ADC 利用第一级最后积分器输出作为残差馈入第二级，实现近乎免费的精度提升。 参考文献：Harjani & Lee (1998), IEEE TCAS-II; Agah et al.
多级ΔΣ调制器与Leslie-Singh结构 核心思想：与其用高阶环路滤除量化噪声（面临稳定性挑战），不如测量并取消它。Leslie-Singh 结构用一个 L 阶 ΔΣ 调制器级联一个静态（0 阶）多 bit ADC，将首级量化误差 e1 替换为远小于它的 e2，从而获得 25-30 dB 的 SQNR 提升。 前后关系 上下文：§4 全面分析了高阶单环路 ΔΣ 调制器的设计，揭示了稳定性对 NTF 峰值的根本约束。§5.1 开始探索替代路径——多级结构。单环路用”大增益除以噪声”，多级用”测量并取消噪声”。 前置知识： 高阶ΔΣ调制器稳定性与MSA：单环路高阶的稳定性限制正是多级结构试...
失调消除技术 失调消除（Offset Cancellation）技术用于消除运放的输入失调电压 VOS，实现高精度放大。基于 Huijsing 失调消除专著及经典文献提炼。 失调来源 工艺制造中的随机失配导致 VOS： 来源机理典型幅度阈值电压失配ΔVth1−10mV尺寸失配Δ(W/L)0.1−1%载流子迁移率失配Δμ0.1−0.5%封装应力压电效应0.1−1mV 定量分析（基于 Gray §3.5.6） MOS 差分对的输入失调电压： VOS=ΔVth+2VGS−Vth(βΔβ) 其中 β=μCoxW/L。 BJT 差分对的输入失调电压： VOS=VT(ISΔIS...
失配整形与多bit ΔΣ调制器 1-bit DAC 天然线性但限制了性能；多 bit DAC 性能优异但存在非线性。失配整形是一种将 DAC 元件失配误差噪声整形的技术，兼取两者之长。 前后关系 上下文：§1.5 在 §1.3-1.4 讨论高阶和 MASH 调制器之后，引入另一个实际问题——反馈 DAC 的非线性。多 bit 量化器可大幅提升调制器性能，但反馈 DAC 的失配会导致失真。 后续章节： Ch.6（DAC失配问题与旋转选择DWA原理、旋转实现与替代失配整形拓扑、高阶失配整形原理、三电平分段DAC与过渡误差整形）完整覆盖失配整形的原理、算法、实现 Ch.13（ΔΣ DAC）讨论 ΔΣ...
套筒与折叠 Cascode 运放 在两级 Miller 运放之外，单级 Cascode 架构通过将 Cascode 管子堆叠（或折叠）在同一支路中实现高增益，避免了 Miller 补偿的复杂性。套筒式 Cascode（Telescopic Cascode） 将所有管子串联在同一电流支路，增益高、功耗低，但输出摆幅受堆叠限制；折叠 Cascode（Folded-Cascode） 将输入对和 Cascode 管在不同电流支路中折叠，牺牲功耗换取更大的输出摆幅和输入共模范围。这两种架构都是现代高速/高精度运放中最重要的单级 OTA 结构。本文基于 Gray §6.5-§6.7 提炼。 前后关系 前置...
宽带放大器技术 在高速通信、数据转换器和射频前端中，放大器需要从 DC 到数百 MHz 甚至 GHz 保持平坦增益。Gray §11 涵盖了从传统交流耦合到现代 IC 宽带技术的完整演进路径。Cherry-Hooper 放大器通过电压-电流-电压的两级结构消除了 Miller 效应，是实现 GHz 级增益带宽积的经典方法；电感峰化利用片上电感和负载电容的谐振拓展带宽；极零对消通过引入零点抵消高次极点。本文基于 Gray §11.1-§11.5、§11.8 提炼。 前后关系 前置知识： 单管放大级（§3）— CS/CE 基本带宽限制（Miller 效应） Cascode与多管放大级（§3.4）—...
射频放大器与LNA设计 射频前端放大器的核心挑战是在 GHz 频段同时实现增益、噪声匹配和输入阻抗匹配（通常 50 Ω）。Gray §11.6-§11.7 系统介绍了从调谐放大器（利用 LC 谐振选择频率）、宽带射频放大器到低噪声放大器（LNA）的完整射频放大设计方法。LNA 的三种经典拓扑——源极退化 CS-LNA、共栅（CG）LNA和并联-并联反馈 LNA——各有不同的噪声-匹配折衷特性，构成了射频接收机前端设计的基础。 前后关系 前置知识： 宽带放大器技术（§11.1-§11.5）— 宽带放大技术基础 集成电路噪声分析（§7）— 热噪声和输入参考噪声 单管放大级（§3）— CS/CG 基...
差分放大器与失调分析 差分放大器（差分对）是模拟集成电路中最重要的基本结构，几乎所有运放的输入级都使用差分对。差分对只放大两个输入端之间的差模信号，而抑制两个输入端的共模信号，这种特性使其具有优越的抗干扰能力。理解差分对的 DC 传输特性（大信号摆幅和线性范围）、小信号参数（差模增益、共模增益、CMRR）以及 器件失配导致的失调电压，是掌握运放设计的关键。本文基于 Gray §3.5 提炼。 前后关系 前置知识： 单管放大级（§3.1-§3.3）— CE/CS 放大级的基本特性 双极晶体管大信号特性（§1.3）— V_BE 指数特性 MOS晶体管模型与特性（§1.5-§1.6）— 平方律特性 ...
带通ΔΣ调制器 将低通 ΔΣ 调制的噪声整形能力从 dc 附近搬移到任意中频 f0 附近，使 IF/RF 信号的直接数字化成为可能。 前后关系 上下文：§1.7 在讨论完全部低通（LP）ΔΣ 调制器变体后，引入带通版本。低通 ΔΣ 调制器的 NTF 在 dc 附近有零点，而带通版本将零点搬移到 f0 附近。 后续章节： Ch.11 详细讨论带通 ΔΣ 调制器的设计方法、性能限制、电路实现 原理介绍 何时需要带通？ 信号能量集中在窄带内，带宽 fB≪f0 例如：RF 接收机中 IF 信号（如 f0=10.7 MHz 或 f0=140 MHz） 低通 ΔΣ 调制的 NTF 高通向低频抑...
广义二阶结构与最优 NTF 设计 §3.5 将 MOD2 的设计推广到最一般的形式：通过输入前馈路径（b1,b2,b3）和反馈路径（a1,a2,a3）实现对 STF 和 NTF 的完全控制。在此基础上，通过优化 NTF 零点位置（将 dc 处的双重零点分裂为通带内的复共轭零对），可获得 3.5 dB 的额外 SQNR 提升；再通过最优极点设计，总体可获得约 6 dB 的峰值 SQNR 改善。 前后关系 上下文：二阶ΔΣ调制器MOD2原理介绍了标准 MOD2（NTF = (1−z−1)2，STF = z−1）。MOD2替代架构展示了多种工程实现。§3.5 是 MOD2 理论部分的最高...
数据转换器基础 数据转换器（ADC/DAC）是模拟和数字世界之间的桥梁。Gray §10 提供了 Nyquist 率数据转换器的基础理论框架：从采样和量化的基本原理出发，推导出重要的SQNR（信号-量化噪声比）公式，然后系统介绍各种 Nyquist 率 ADC（Flash、SAR、Pipeline、Algorithmic）和 DAC（电流舵、电阻串、R-2R）的架构与特性，最后介绍校准技术。虽然该章也简要提及 ΔΣ 过采样转换器，但本书已有的 ΔΣ 笔记已覆盖过采样部分，本文侧重 Gray §10 中 Nyquist 率转换器的独有内容。 前后关系 前置知识： 采样理论基础 — 开关电容采样、...
旋转实现与替代失配整形拓扑 §6.3–§6.4。讨论旋转选择（DWA）的电路实现方式（对数移位器、参考加扰），以及三种改进型一阶失配整形拓扑——Butterfly Shuffler、A-DWA/Bi-DWA、树形结构 ESL。 前后关系 上下文：§6.2 建立了旋转选择（DWA）的基本原理——通过单元循环取用实现一阶失配整形。实际实现中需考虑：（1）旋转器延迟对 ΔΣ ADC 反馈时序的影响；（2）旋转的确定性本质导致的杂散问题。 后续章节： §6.5（高阶失配整形原理）将失配整形推广至二阶，讨论向量基 VQ 和树形高阶结构 §6.6–§6.7（三电平分段DAC与过渡误差整形）泛化到三电平和非...
无线系统中的 Phase Noise 影响 在无线收发机中，本地振荡器（LO）的相位噪声通过两个主要机制影响系统性能：发射机中破坏邻近信道频谱纯度（ACPR/EVM），接收机中通过 Reciprocal Mixing 将强 blocker 噪声折叠到带内。相位噪声约束往往决定了 VCO 和 PLL 的功耗与面积预算。 前后关系 前置知识： Jitter与Phase Noise关系 — 相位噪声定义与频域表示 电路中的Jitter与Phase Noise — VCO 相位噪声模型 本书内部链条： Ch.8（本文）→ Ch.4 振荡器设计指导 VCO 相位噪声预算 外部关联： CT-ΔΣ调制 — ...
有源负载差分放大器 将差分对的负载电阻替换为电流镜（有源负载）是集成运放中实现高增益的标准技术。有源负载不仅能将差分信号转换为单端输出，同时将输出阻抗提升到单个晶体管的 r_o 量级，从而获得非常高的电压增益（~5000 V/V 或更高）。这种结构是几乎所有两/三级运放输入级的基础。本文基于 Gray §4.4-§4.6 提炼，详细分析有源负载差分放大的大信号和小信号特性。 前后关系 前置知识： 差分放大器与失调分析（§3.5）— 差分对的基本特性（差模/共模增益、线性范围） 电流镜基础与Cascode电流镜（§4.2-§4.3）— 电流镜的输出阻抗和匹配 Cascode与多管放大级（§3.4...
电流镜基础与 Cascode 电流镜 电流镜是模拟集成电路中无处不在的偏置元件，其功能是精确复制参考电流到多个支路，并提供高输出阻抗以实现理想电流源行为。从最简单的两管电流镜到各种改进结构（Cascode 电流镜、Wilson 电流镜、有源 Cascode 电流镜），每一步改进都围绕着提高输出阻抗和改善匹配精度这两个核心目标。电流镜也作为电流导向开关用于高速 DAC 和逻辑电路中。本章基于 Gray §4.2-§4.3 提炼。 前后关系 前置知识： 双极晶体管大信号特性（§1.3）— β_F、Early 电压 V_A、I_C = I_S exp(V_BE/V_T) MOS晶体管模型与特性（§1...
电路中的 Jitter 与 Phase Noise 从物理层面理解 jitter 的产生：噪声电流对电容充电的时间不确定性→反相器延迟的随机性→振荡器中积累为随机游走过程。Lesson 模型和 ISF/LTV 分析为振荡器相位噪声提供了两个互补的分析框架。 前后关系 前置知识： Jitter基本概念与定义 — 时域定义 Jitter与Phase Noise关系 — 相位噪声频域表示 本书内部链条： Ch.4（本文）→ Ch.5-8 的应用层分析依赖 Ch.4 的电路 jitter 模型 → Ch.9（Jitter与Phase Noise高级统计概念）Lorentzian 谱源于振荡器模型 → ...
短沟道效应与弱反型 随着 CMOS 工艺特征尺寸不断缩小（进入深亚微米和纳米时代），长沟道 MOS 的平方律模型在许多实际设计中不再准确。速度饱和、迁移率退化、DIBL 等短沟道效应显著改变器件的 I-V 特性；同时，弱反型（亚阈值） 导电在低功耗模拟设计中日益重要。理解这些非理想效应是现代模拟 IC 设计的基本要求。本文基于 Gray §1.7-§1.8 和 §1.9 提炼。 前后关系 前置知识： MOS晶体管模型与特性（§1.5-§1.6）— 长沟道平方律模型作为比较基准 pn结耗尽区分析（§1.2）— 源/漏结耗尽区 本书内部链条： 短沟道效应与弱反型（本文，§1.7-§1.8）→ 单管...
精密仪表放大器 仪表放大器（Instrumentation Amplifier, IA）专门用于放大微小差分信号，具有高 CMRR、低噪声、低失调等精密特性。基于 Huijsing 精密仪表放大器专著及经典教材提炼。 IA 的核心要求 指标要求典型值CMRR极高>100dB输入阻抗极高>1GΩ失调极低<10μV噪声极低<1μVrms增益精度高<0.1%增益漂移低<5ppm/K 主流架构对比 1.
输出级设计 输出级是运放或功率放大器的最后一级，直接驱动负载。其核心挑战在于：在 ±1.5~±15 V 电源下提供足够的输出摆幅、驱动能力和效率，同时保持低失真。从最简单的射极跟随器（Class A，效率低但线性好）到推挽 Class AB（效率高但需精确偏置控制），再到带有复杂保护电路的高宽带输出级，本章系统覆盖了 IC 输出级设计的方方面面。本文基于 Gray §5.1-§5.7 提炼。 前后关系 前置知识： 单管放大级（§3.3）— 共集/共漏级的缓冲特性、输出电阻 双极晶体管大信号特性（§1.3）— V_BE 的温度特性、β_F、饱和区 偏置电路与电流基准（§4.7）— 偏置网络、V_...
过采样数字滤波降噪 Pavan 教材 §2.3 展示了仅通过”过采样 + 数字低通滤波”即可降低带内量化噪声的效果。虽然其效率远不如噪声整形（每次 OSR 加倍仅提升 0.5 bit），但这一简单策略构成了理解 ΔΣ 调制器噪声整形的必要铺垫。 前后关系 上下文：在 §2.2（量化器理论与线性模型）建立了量化噪声模型后，§2.3 自然选择”通过数字滤波降低量化噪声”作为第一个探索方向。这一思路直接但效率有限，为随后 §2.4 中引入反馈噪声整形提供了动机。 后续章节： §2.4（反馈噪声整形与MOD1深度分析）通过负反馈实现更高效的噪声抑制 ΔΣ调制器中的抽取与插值滤波（Ch.14）详细讨论抽...
过采样转换器需求 为什么数据转换器需要过采样？——奈奎斯特率转换器的精度受限于模拟元件匹配（约 12 bit ENOB），而 ΔΣ 过采样转换器通过将复杂度转移到数字域来实现 18+ bit 精度。 前后关系 上下文：Ch.1 开篇（§1.1）直接回答”为什么要用 ΔΣ 调制？“这一问题。从信号处理系统的基本架构出发，指出数字处理核心的速度和密度不断提升，但”顽固的模拟世界”（the physical world nevertheless remains stubbornly analog）使得 ADC/DAC 成为瓶颈。 后续章节： 本节点出”过采样”的必要性后，§1.2 用咖啡店和词典两个...
运算放大器设计 运算放大器（Operational Amplifier, Op-Amp）是模拟集成电路中最核心的构建模块。本节基于 Analog IC Design 经典教材 中 Huijsing、Razavi、Gray 等经典教材提炼。 核心性能指标 指标符号理想值实际约束开环增益AOL∞60−120dB，受 gm 和 ro 限制单位增益带宽fu∞受功耗和工艺限制相位裕度ϕm90∘45∘−70∘ 保证稳定转换速率SR∞受偏置电流和电容限制输入失调VOS0V工艺失配导致，需消除技术CMRRCMRR∞受差分对匹配限制PSRRPSRR∞受电源抑制能力限制噪声vn0热噪声 + 1/f ...
运算放大器设计基础 运放（Operational Amplifier）是模拟集成电路中最核心的构建模块。本节覆盖运放的基本结构、性能参数、拓扑分类和设计基础，为更深入的运放设计专题提供基础。 运放的基本结构 一个完整的运放通常包含以下功能块： 输入级：差分放大器，提供高 CMRR 和低失调 中间增益级：提供额外电压增益（通常为 Cascode 或共源级） 输出级：提供低输出阻抗、大信号摆幅和负载驱动能力 偏置网络：为各级提供稳定的偏置电流 补偿电路：保证闭环稳定性的频率补偿 关键性能参数 参数符号定义开环增益AOL差模电压增益，通常 80-120 dB单位增益带宽fu开环增益降至 0 dB...
采样理论基础 Pavan 教材 §2.1 从信号处理的基本原理出发，严格建立采样过程的数学模型，推导离散时间傅里叶变换（DTFT）与连续时间傅里叶变换之间的关系，并引出过采样率（OSR）的定义及其对抗混叠滤波器设计的深远影响。 前后关系 上下文：§2.1 是 Ch.2 的开端，也是全书所有 ΔΣ 分析的数学起点。在此之前，Ch.1 以咖啡店和词典问题直观引入了过采样转换的想法，但未涉及任何严格的数学框架。§2.1 补足了采样理论的基础。 后续章节： §2.2（量化器理论与线性模型）在采样之后讨论幅度量化 §2.3（过采样数字滤波降噪）利用采样理论中的 OSR 概念分析降噪效果 ΔΣ调制器中的抽...
量化器理论与线性模型 Pavan 教材 §2.2 深入分析量化器的特性与建模方法。量化是一个非线性无记忆过程，但通过一系列合理的近似假设，可以将其简化为一个加性白噪声模型，从而用线性系统理论分析 ΔΣ 调制器。 前后关系 上下文：§2.2 紧随 §2.1（采样理论基础）的采样理论。采样实现了时间离散化，而量化实现幅度离散化——两者共同构成 ADC 的核心操作。 后续章节： §2.3（过采样数字滤波降噪）利用量化噪声的白噪声模型计算过采样的降噪效果 §2.4（反馈噪声整形与MOD1深度分析）将量化器嵌入反馈环路实现噪声整形 本章的量化器模型是整个 ΔΣ 理论的立足点；§2.5-2.6 揭示了该模...
金属半导体接触与肖特基势垒 金属-半导体接触是所有半导体器件的电流入口/出口。Sze Ch.3 系统阐述了肖特基势垒的形成机制（理想模型、界面态、镜像力降低）、五种电流输运过程（热发射、隧道、复合、扩散、少子注入）、势垒高度的四种测量方法、以及欧姆接触理论。本文基于 Sze Ch.3 全章提炼。 前后关系 前置知识： 半导体载流子输运现象 — 热发射、隧道效应、扩散 pn结电流电压特性与击穿 — pn 结二极管对比 pn结耗尽区分析 — 耗尽层理论（与肖特基势垒耗尽层类比） 本书内部链条： 金属半导体接触与肖特基势垒（本文）→ JFET MESFET与MODFET — MESFET 以肖特基结...
集成电路噪声分析 噪声是限制模拟电路分辨率、灵敏度和动态范围的根本因素。IC 中的主要噪声源包括热噪声（电阻和沟道中的随机载流子运动）、散粒噪声（pn 结中载流子越过势垒的随机性）和闪烁噪声/1/f 噪声（MOS 栅氧界面陷阱对载流子的随机俘获-释放）。Gray §7 系统介绍了从最基本的噪声模型到完整运放噪声分析的方法论，包括如何将各种噪声源等效为输入参考噪声电压/电流，以及如何优化给定偏置条件下放大器的信噪比。本文基于 Gray §7.1-§7.5 提炼。 前后关系 前置知识： 双极晶体管小信号模型（§1.4）— BJT 小信号参数 MOS晶体管模型与特性（§1.5-§1.6）— MOS ...
频率补偿技术 频率补偿（Frequency Compensation）是保证运放闭环稳定性的核心技术。基于 Gray §6.2、Eschauzier、Huijsing、Razavi 等专著提炼。 稳定性判断 运放闭环稳定的条件是：在开环增益 ∣AOL(jω)∣=1（0dB）时，相位裕度 ϕm>0。 常用标准：ϕm≥45∘ 可接受，ϕm≥60∘ 为推荐值。 补偿技术对比 技术原理优点缺点适用场景Miller 补偿在两级间跨接电容 Cc简单，面积效率高降低带宽，引入 RHP 零点两级运放Cascode 补偿在 Cascode 节点加电容不降低带宽需 Cascode 结构套筒/折叠 ...
高阶 CT-ΔΣ 调制与 DAC 脉冲形状效应 从 CT-MOD2 到 N 阶 CT-ΔΣ，DAC 脉冲形状对 NTF 的影响随阶数增加而增加——CT-MOD1 仅依赖脉冲面积，CT-MOD2 依赖面积和延迟，N 阶 CT-ΔΣ 依赖前 N 个矩。Pavan 引入的矩方法为系统分析脉冲形状效应提供了统一框架。 前后关系 上下文：在 CT-MOD1（§8.1-§8.2）建立脉冲不变变换和隐含反混叠基本原理后，§8.3-§8.4 将分析推广到二阶和高阶。 前置知识： CT-ΔΣ调制基础与一阶CT-MOD1 — 脉冲不变变换、DAC 脉冲模型、s=ln(z) 映射 二阶ΔΣ调制器MOD2原理 — D...
高阶 NTF 零点优化与 Bode 灵敏度积分 §4.4-4.5 将 NTF 设计从经验提升到理论高度。最优零点放置可显著改善 SQNR（L=8 时提升 34 dB）。更根本地，Bode 灵敏度积分揭示了 ΔΣ 调制器的一个基本原理：带内 NTF 降低必然以带外 NTF 升高为代价——一切 NTF 设计都受此约束。 前后关系 上下文：广义二阶结构与最优NTF设计（Ch.3 §3.5）已在二阶调制器中将 NTF 零点从 z=1 分裂为复共轭对，获得 3.5 dB 的 SQNR 改善。Ch.4 §4.4 将该思路推广到任意高阶 NTF，给出最优零点分布表。 高阶ΔΣ调制器稳定性与MSA 和 高阶Δ...
高阶 SC 调制器与多 bit 量化及高级电路技术 涵盖章节：§7.12–§7.19，书页 199–221 前后关系：在完成 SCMOD2 设计后，本节扩展讨论更高性能需求下的架构和电路技术：高阶调制器、多 bit 量化、先进开关、双采样、增益增强技术及详细的 SC 噪声分析。 前后关系 上游：SCΔΣ调制器的电容尺寸与放大器设计（§7.4-7.7）的电容/运放设计方法在此推广到高阶 上游：SCΔΣ调制器的开关比较器时钟与全系统调试（§7.8-7.11）中的开关问题引出 §7.14 自举开关 上游：高阶ΔΣ调制器NTF系统化设计（Ch.4）提供高阶 NTF 和拓扑选择 下游：CT-ΔΣ调制（C...
高阶 ΔΣ 调制器的 MSA 改进与系统化 NTF 设计 直接采用 (1−z−1)L 的高阶 NTF 因高频增益过大而过早失稳。本章核心对策：将 NTF 极点从 z=0 移至靠近 z=1 的位置，以此降低带外增益（OBG），换取更大的稳定输入范围。§4.3 进一步提供了基于 Butterworth 原型高通滤波器的完整系统化设计流程。 前后关系 上下文：高阶ΔΣ调制器稳定性与MSA 揭示了量化器过载导致有效增益下降、根轨迹移出单位圆的失稳机制。NTF 的高频增益是过载的罪魁祸首——(1−z−1)3 在 fs/2 处的增益为 8（18 dB）。 后续延伸：高阶NTF零点优化与Bode积分 从理...
高阶ΔΣ调制器与NTF 从一阶到高阶：高阶环路滤波器带来更激进的噪声整形（OSR 加倍对应 L+0.5 bit 分辨率提升），但代价是稳定的维护变得更加困难。 前后关系 上下文：§1.3 在 §1.2 的一阶调制器基础上，自然地延伸问道——能否用更高阶的环路滤波器来提升精度？答案是肯定的：二阶、三阶乃至更高阶的 ΔΣ 调制器在实践中被广泛使用。 后续章节： Ch.2（反馈噪声整形与MOD1深度分析、量化器理论与线性模型）建立了一阶噪声整形的严格理论基础，其中线性量化器模型是本章分析的前提 Ch.3（二阶ΔΣ调制器MOD2原理、MOD2仿真与有效量化器增益、MOD2非线性效应与谐波失真、MOD2...
高阶 ΔΣ 调制器的信号依赖稳定性与 MSA 估计 Ch.4 的核心主题之一：高阶 NTF (1−z−1)L 虽然理论上可实现任意高的 SQNR，但实际中因稳定性限制而远非如此。量化的过载使有效增益降低，导致环路失稳。信号依赖的稳定性 是 ΔΣ 调制器设计最根本的矛盾——更激进的噪声整形必然以更小的稳定输入范围为代价。 前后关系 上下文：反馈噪声整形与MOD1深度分析（Ch.2）和 MOD2稳定性与死区分析（Ch.3）分别分析了 MOD1 和 MOD2 的稳定性条件。Ch.4 将此问题推广到任意阶调制器，揭示稳定性问题的本质是量化器过载而非量化过程本身——即使使用无限电平量化器，高阶环路也不会...
高阶失配整形原理 §6.5。将失配整形从一阶推广到高阶存在与 ΔΣ 调制器相同的稳定性挑战。本节详细推导向量基（Vector-Based）和树形两种高阶实现，并比较其 MNP 信号依赖性。 前后关系 上下文：§6.2–§6.4 讨论了多种一阶失配整形方案（旋转、Butterfly、Bi-DWA、树形），其在 OSR 中等的应用中提供 9 dB/倍频程的 MNP 改善。当 OSR 进一步增大或要求更强失配抑制时，需要高阶整形（15 dB/倍频程）。 后续章节： §6.6（三电平分段DAC与过渡误差整形）将失配整形泛化到三电平和非单元元素 原理介绍 6.5.1 向量基失配整形（Vector-Bas...
Laplace变换与z变换 核心思想：Laplace 变换和 z 变换分别是连续时间和离散时间信号的复频域表示工具。它们将信号/系统从时域映射到复平面（s 平面 / z 平面），通过极零点和**收敛域（ROC）**完整刻画信号特性与 LTI 系统的因果性、稳定性。 Part A：Laplace 变换（Ch.9） 1.
信号与系统的时频特性 核心思想：LTI 系统的频率响应 H(jω) 或 H(ejω) 可用幅度-相位（极坐标）表示。时域与频域之间存在深刻的权衡关系——滤波器的频率选择性与时间响应速度是一对矛盾。 1.
离散时间傅里叶变换 (DTFT) 核心思想：DTFT 是 CTFT 的离散时间对应。关键区别：X(ejω) 在频域上总是以 2π 为周期。 1.
连续时间傅里叶变换 (CTFT) 核心思想：将非周期信号视为周期→∞ 的极限，傅里叶级数→傅里叶变换，离散频谱→连续频谱。 1.
通信系统基础 核心思想：通信系统通过调制（Modulation）将信息信号嵌入适合传输的载波中，在接收端通过解调（Demodulation）恢复原始信号。幅度调制（AM）、频率调制（FM）、频分复用（FDM）和时分复用（TDM）是通信系统的基本范式。 1.
采样定理与信号重建 核心思想：在满足一定条件时，连续时间信号可以由其等间隔采样值完全确定并精确重建。这一看似反直觉的性质——采样定理——是连接连续时间与离散时间信号的桥梁，也是数字信号处理的理论基石。 1.
射频电路ESD保护设计 Semenov 补充 | 来源: Semenov et al., ESD Protection Device and Circuit Design for Advanced CMOS Technologies, Ch.8 概述 射频接收器中，低噪声放大器 (LNA) 是第一级模块，对 ESD 保护电路的寄生参数最为敏感。ESD 保护添加的额外寄生电容和电阻会退化 LNA 的输入匹配、增益和噪声性能。本章聚焦于窄带 LNA 的 ESD 保护策略，利用 RF 信号与 ESD 信号在频率和能量上的差异实现协同设计。 两种信号的主要差异： 能量/电压：ESD 信号电压极高 → ...
智能功率IC ESD保护设计 Semenov 补充 | 来源: Semenov et al., ESD Protection Device and Circuit Design for Advanced CMOS Technologies, Ch.7 概述 智能功率（Smart Power）技术在同一芯片上集成 CMOS 逻辑、低压模拟和高压驱动晶体管（VDD≈1.8-5 V 的低压器件和 VDD≈20-60 V 的高压器件）。典型应用包括工业功率执行器、可编程逻辑控制器、汽车电子和 LCD 驱动 IC。 ESD 保护策略分为两类： 非自保护方案：在 I/O 单元外额外添加 ESD 保护器...
高速IO接口ESD保护设计 Semenov 补充 | 来源: Semenov et al., ESD Protection Device and Circuit Design for Advanced CMOS Technologies, Ch.6 概述 高速 I/O 电路中，ESD 保护电路的寄生参数（尤其是寄生电容）对主电路性能的影响极为显著。ESD 保护电路在 I/O 焊盘上添加的额外寄生电容——主要是反偏 PN 结电容——具有高度非线性，不仅限制频率响应，还会降低线性度。本章通过三个案例研究（12-bit 20 MS/s ADC、14-bit 125 MS/s ADC 的 Volter...
LPTV系统与CT-ΔΣ混叠分析 线性周期时变（LPTV）系统理论为分析 CT-ΔΣ 调制器（尤其是使用时变环路滤波器如 SC DAC 的调制器）提供了严格的数学框架。核心结论：以频率 fs 变化且输出以相同频率采样的 LPTV 系统，在采样值意义上等效于一个 LTI 滤波器后接采样器。 前后关系 上下文：附录C 为全书最理论性的章节之一，为 Ch.8-Ch.10 的 CT-ΔΣ 分析提供严格理论基础。 前置知识：CT-ΔΣ调制、反馈控制原理与系统组成（理解 LTI 系统分析） 后接：CT-ΔΣ系统化设计定心与闭环拟合、CT-ΔΣ环路滤波器非线性分析与辅助运放技术 LTI → LTV → L...
ΔΣ工具箱 (delsig) Schreier ΔΣ Toolbox（delsig）是 ΔΣ 数据转换器设计与分析的事实标准 MATLAB 工具箱，由 Richard Schreier 开发维护。它提供从 NTF 综合、调制器仿真、系数计算到稳定性分析的全流程支持。 前后关系 上下文：附录B 详细描述了该工具箱的全部函数接口、参数含义和使用示例。该工具箱在全书各章节的设计示例中广泛使用。 前置知识：一阶ΔΣ调制器、高阶ΔΣ调制器与NTF（理解 NTF 概念） 后接：所有 ΔΣ 设计流程均依赖此工具箱进行仿真验证 快速入门 % 1.
频谱估计与窗函数 ΔΣ 调制器输出序列中含有大量带外整形噪声，精确的频谱估计是评估调制器性能（SQNR/SNDR/DR）的核心手段。附录A 系统介绍了窗函数选择、缩放与噪声带宽（NBW）计算、频谱平均技术及其数学背景。 前后关系 上下文：附录A 是全书唯一专门讨论频谱测量的章节，为 ΔΣ 调制器的仿真和测试提供方法论支持。 前置知识：傅里叶级数与周期信号分析、一阶ΔΣ调制器（理解噪声整形输出频谱特征） 后接：设计章节（Ch.7, Ch.10）中的 SNR/SNDR 测量均依赖此方法 窗函数 窗函数的选择动机 对长度为 N 的数据加窗后再做 FFT，等效于频域卷积： Xw(ejω)=X(ejω...