Binkley Ch2 — MOS全反型区设计

Binkley Ch2 — MOS Design from Weak through Strong Inversion

本章引入 MOS 全反型区设计的概念，对比双极与 MOS 晶体管的设计复杂度差异，推导弱反型→中反型→强反型的漏极电流和跨导表达式，并回顾已有的 EDA 工具和设计方法。

---

核心贡献

1. MOS vs 双极设计复杂度对比：双极晶体管只需选择集电极电流 $I_C$（$g_m/I_C=1/U_T\approx 38.6{\text{V}}^{-1}$ 恒定），而 MOS 晶体管需要选择漏极电流 $I_D$、反型系数 IC 和沟道长度 $L$ 三个独立自由度——这是 MOS 设计复杂度远高于双极的根本原因。

2. $g_m/I_D$ 效率跨反型区统一描述：从弱反型的恒定最大值到强反型的持续下降，$g_m/I_D$ 是反映 MOS 反型程度的核心品质因数。

3. 速度饱和效应的手算扩展：在传统平方律基础上引入 $1+(V_{GS}-V_T)/(L\cdot E_{CRIT})$ 因子修正。

---

关键公式

双极晶体管（对比基准）

集电极电流：

$$I_C=I_S{e}^{V_{BE}/U_T}$$

跨导效率（恒定）：

$$\frac{g_m}{I_C}=\frac{1}{U_T}\approx 38.6{\text{V}}^{-1}(\text{在 }300\text{K})$$

MOS 弱反型

漏极电流（EKV 模型，源极参考）：

$$I_D(\text{WI})=2n\mu C_{ox}^{\prime }{U}_T^2\left(\frac{W}{L}\right)e^{(V_{GS}-V_T)/(n{U}_T)}$$

跨导：

$$g_m(\text{WI})=\frac{I_D}{n{U}_T}$$

跨导效率：

$$\frac{g_m}{I_D}(\text{WI})=\frac{1}{n{U}_T}\approx 25.7{\text{V}}^{-1}(\text{在 }300\text{K},n=1.5)$$

亚阈值摆幅：

$$S=\ln (10)n{U}_T=2.303\cdot n{U}_T(\text{mV/dec})\approx 90\text{mV/dec}$$

MOS 强反型（无小尺寸效应）

漏极电流（平方律，含衬底因子 $n$）：

$$I_D(\text{SI, no vel. sat.})=\frac{1}{2}\left(\frac{\mu C_{ox}^{\prime }}{n}\right)\left(\frac{W}{L}\right)(V_{GS}-V_T{)}^2$$

跨导效率：

$$\frac{g_m}{I_D}(\text{SI, no vel. sat.})=\frac{2}{V_{GS}-V_T}$$

有效栅源电压：

$$V_{EFF}=V_{GS}-V_T=\sqrt{\frac{2I_D}{\frac{\mu C_{ox}^{\prime }}{n}\left(\frac{W}{L}\right)}}$$

MOS 强反型（速度饱和）

引入速度饱和因子 $VSF=V_{EFF}/(L\cdot E_{CRIT})$：

$$I_D(\text{SI, with vel. sat.})=\frac{\frac{1}{2}\left(\frac{\mu C_{ox}^{\prime }}{n}\right)\left(\frac{W}{L}\right)(V_{GS}-V_T{)}^2}{1+(V_{GS}-V_T)/(L\cdot E_{CRIT})}$$

MOS 中反型统一描述（EKV）

从弱反型到强反型的 $g_m/I_D$ 统一表达式：

$$\frac{g_m}{I_D}=\frac{1}{n{U}_T}\cdot \frac{1-e^{-\sqrt{IC}/2}}{\sqrt{IC}/2}$$

---

MOS 设计复杂度层级

设计选择	双极晶体管	MOS 晶体管
偏置电流	选择 $I_C$	选择 $I_D$
反型水平	N/A（始终指数型）	选择 IC（弱/中/强反型）
通道长度	N/A（工艺固定）	选择 $L$（影响 $g_{ds}$）
尺寸	选择发射极面积 $A_E$	$W$ 由 $I_D$/IC/$L$ 计算

---

关键概念

衬底因子（Substrate Factor）$n$

$$n=1+\frac{C_{dep}^{\prime }+C_{int}^{\prime }}{C_{ox}^{\prime }}\approx 1+\frac{C_{dep}^{\prime }}{C_{ox}^{\prime }}$$

• 弱反型：$n\approx 1.4-1.5$（体 CMOS），SOI 可低至 1.1
• 中反型：$n\approx 1.35$
• 强反型：$n\approx 1.3$
• 物理含义：栅极与沟道之间耦合效率的损失（衬底作为背栅）

反型区划分标准

反型区	IC 范围	$V_{EFF}$ 条件	特点
弱反型 (WI)	$IC<0.1$	$V_{EFF}<-2n{U}_T\approx -72\text{mV}$	$g_m/I_D$ 最大、$W/L$ 最大、带宽低
中反型 (MI)	$0.1\le IC\le 10$	过渡区	$g_m/I_D$ 下降、增益/带宽折中
强反型 (SI)	$IC>10$	$V_{EFF}>6.24n{U}_T\approx 225\text{mV}$	$g_m/I_D$ 低、$W/L$ 小、带宽高

MOS 设计的关键复杂性来源

1. 反型水平影响所有小信号参数（$g_m$, $g_{mb}$, $g_{ds}$）、失真、本征增益、电容、带宽、噪声、失配
2. 沟道长度影响 $g_{ds}$（Early 电压）、增益、带宽、失配、噪声
3. 速度饱和在短沟道强反型中显著降低 $g_m/I_D$，需用 $1+V_{EFF}/(L\cdot E_{CRIT})$ 修正
4. VFMR（垂直场迁移率退化）在 pMOS 和长沟道 nMOS 强反型中显著

---

设计方法回顾

Binkley 回顾了已有的设计方法：

• $g_m/I_D$ 方法（Silveira et al.）：通过 $g_m/I_D$ 选择反型水平
• EDA 工具：Barcelona Design（几何规划）、Cadence NeoCircuit（迭代仿真）、UNC Charlotte 工具（条状图可视化）、PAD 工具（EPFL）
• 本书方法：$I_D$/IC/$L$ 三自由度解耦 + MOSFET Operating Plane + 设计电子表格

---

相关页面

• MOS晶体管模型与特性
• 短沟道效应与弱反型
• CMOS工艺与器件
• Binkley Tradeoffs and Optimization in Analog CMOS Design 深度解析
• Binkley Ch3 — MOS性能与反型系数