版图与封装技术

模拟电路版图设计是连接电路设计与芯片制造的桥梁。Razavi 第 2 版新增 Ch.19，系统覆盖了多指晶体管、共质心匹配、STI 应力、阱邻近效应、ESD 保护、衬底耦合和封装寄生等模拟版图核心技术。本文基于 Razavi Ch.19、Baker Ch.8-12 和 Gray §2.4 提炼。

---

前后关系

前置知识：

• CMOS工艺与器件 — 工艺制造流程对版图的约束
• IC制造基础工艺 — 光刻、刻蚀、注入等基础工艺

本书内部链条：

• 版图与封装（本文）→ Razavi Design of Analog CMOS ICs 深度解析 §19
• → CMOS工艺与器件（Ch.18 — 工艺技术）

外部关联：

• 短沟道效应与弱反型 — STI 应力对器件参数的影响
• MOS晶体管模型与特性 — 栅电阻、寄生电容等版图相关参数

---

1. 基本版图考虑

设计规则

• 最小线宽、间距、包围、延伸规则
• DRC（设计规则检查）确保可制造性

天线效应（Antenna Effect）

• 等离子体刻蚀中长多晶/金属线收集电荷 → 栅击穿
• 天线比规则：导体面积与栅面积之比需小于阈值（通常 $\le 100:1$）
• 预防：跳线（Jumper）切换金属层中断天线、天线二极管提供泄放路径

---

2. 多指晶体管

栅电阻优化

指宽 $W_f$ 选择（$W_{total}=M\times W_f$）：

指宽 $W_f$	栅电阻 $R_g$	S/D 结电容	适用场景
小（$<2\mu \text{m}$）	低	高（$M$ 大）	低噪声/高频
中（$2-5\mu \text{m}$）	中	中	通用设计
大（$>10\mu \text{m}$）	高	低（$M$ 小）	功率/匹配

指端效应

• 端指（靠近有源区边缘）热载流子退化更快
• 虚拟管（Dummy）可减轻端指效应

---

3. 匹配与对称性

共质心（Common-Centroid）

• 一维：$A-B-B-A$ 排列，对线性梯度完全抵消
• 二维：$4\times 4$ 单位器件阵列，中心对称，对任意方向线性梯度完全抵消
• 残余失配：${\sigma }_{res}\propto (d/\sigma {)}^2$（偶次梯度残差）

虚拟管（Dummy）

• 每侧至少 1 个 Dummy（相同尺寸，栅接 $V_{DD}$ 或 $V_{SS}$）
• 间距 $\le W_f/2$ 以保证刻蚀均匀

STI 应力效应

• STI 氧化物收缩 → 沟道压应力 → $\Delta V_{TH}\propto \exp (-d/L_{char})$
• 有源区间距建议 $\ge 3\mu \text{m}$（匹配关键器件）

阱邻近效应（WPE）

• 高能注入在阱边缘散射 → 器件参数偏移
• 距阱边界 $\ge 2\mu \text{m}$ 可避免

---

4. ESD 保护设计

ESD 模型对比

模型	峰值电流	上升时间	脉宽	等效电容
HBM（人体模型）	$\approx 1.33\text{A}$（2kV）	$\approx 10\text{ns}$	$\approx 100\text{ns}$	100pF
CDM（充电器件模型）	$\approx 10\text{A}$（1kV）	$\approx 1\text{ns}$	$\approx 1-2\text{ns}$	$\approx 5\text{pF}$

保护结构

结构	触发电压	维持电压	优点	缺点
GGNMOS	$B{V}_{DSS}$	$>V_{DD}$	简单、面积小	触发电压高
GCNMOS	$B{V}_{DSS}-V_{couple}$	$>V_{DD}$	触发快	需电容耦合
二极管串	$N\times V_{br}$	—	双向保护	面积大

ESD 设计窗

$$V_{DD}<V_{t1}<V_{ox,max}$$

---

5. 衬底耦合与隔离

衬底类型

• 重掺杂衬底（电阻率 $0.01-0.1\Omega \cdot \text{cm}$）：噪声全局传播
• 轻掺杂外延层（$>10\Omega \cdot \text{cm}$）：噪声局部传播

隔离技术比较

技术	10MHz 隔离度	1GHz 隔离度	面积代价
Guard Ring	20-30dB	10-20dB	小
深 N-well	40-60dB	20-30dB	中
SOI	$>80\text{dB}$	$>60\text{dB}$	大
分离衬底	$>100\text{dB}$	$>80\text{dB}$	最大

---

6. 封装与寄生

• 键合线：$L_{bond}\approx 0.5-3\text{nH/mm}$，$C_{pad}\approx 50-200\text{fF}$
• 倒装焊：$L_{bump}\approx 0.02-0.1\text{nH}$（低 10× 以上）
• 谐振效应：$f_{res}=1/(2\pi \sqrt{L_{bond}{C}_{pad}})$
• 电源阻抗：片上去耦电容与键合线电感串联谐振

---

关联页：Razavi Design of Analog CMOS ICs 深度解析 §19, CMOS工艺与器件, IC制造基础工艺, MOS晶体管模型与特性