此标签下有5条笔记。
ADPLL相位噪声解析预测
ADPLL 相位噪声解析预测 基于 ADPLL 各模块的线性模型，推导 TDC-based 和 accumulator-based ADPLL 相位噪声的闭式解析预测公式。通过建立统一的 z 域线性模型，可预测不同 TDC/DCO 精度配置下 ADPLL 的输出相位噪声谱。基于 Brandonisio & Kennedy Noise-Shaping All-Digital Phase-Locked Loops Ch.4 提炼。 前后关系 前置知识： ADPLL相位数字化架构 — ADPLL 四种架构的相位数字化原理 PLL基本结构与传递函数 — PLL 频域分析方法 相位噪声对PLL影...
数字CMOS PLL架构与TDC-DCO设计
数字 CMOS PLL 架构与 TDC-DCO 设计 数字 PLL（DPLL）用 TDC 替代模拟 PFD/CP，用数字环路滤波器替代模拟 RC 滤波器，用 DCO 替代 VCO。DPLL 受益于 CMOS 工艺缩放（数字电路面积/功耗持续改善），是现代 SoC 中频率合成的主流方案。基于 Razavi Design of CMOS Phase-Locked Loops Ch.10 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — PLL 基本架构和传递函数框架 环路滤波器与电荷泵PLL — 模拟 CP-PLL 作为 DPLL 的对照 数字PLL传递函数与稳定性 — Gardner ...
CT-ΔΣ器件噪声分析与噪声预算分配
CT-ΔΣ 器件噪声分析与噪声预算分配 §10.5 分析 CT-ΔΣ 环路滤波器中电阻和 OTA 的热噪声模型，给出输入等效噪声 PSD 的闭式表达式（式 10.10/10.13），论证 STF 零点如何保护热噪声不被采样混叠。§10.5.1 讨论热噪声与量化噪声的最优功率分配——热噪声应占总噪声预算约 75%。 前后关系 上下文：前几节 (§10.1-§10.4) 讨论了 OTA 的增益/带宽/稳定性。§10.5 转向热噪声——CT-ΔΣ 中除量化噪声外的第二大噪声源。——所有电阻和晶体管都注入热噪声（和 1/f 噪声）。 前置知识： CT-ΔΣ积分器实现与OTA架构 — OTA-RC 积分...
IADC数字滤波器优化与噪声联合优化
IADC 数字滤波器优化与噪声联合优化 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§12.3 核心内容：单级 IADC 的数字滤波器设计——从级联累加器实现到基于热噪声与量化噪声联合优化的 Lagrange 方法，揭示最优脉冲响应 hopt 在两种噪声之间做出权衡的物理本质。 参考文献：Steensgaard et al.
过采样数字滤波降噪
过采样数字滤波降噪 Pavan 教材 §2.3 展示了仅通过”过采样 + 数字低通滤波”即可降低带内量化噪声的效果。虽然其效率远不如噪声整形（每次 OSR 加倍仅提升 0.5 bit），但这一简单策略构成了理解 ΔΣ 调制器噪声整形的必要铺垫。 前后关系 上下文：在 §2.2（量化器理论与线性模型）建立了量化噪声模型后，§2.3 自然选择”通过数字滤波降低量化噪声”作为第一个探索方向。这一思路直接但效率有限，为随后 §2.4 中引入反馈噪声整形提供了动机。 后续章节： §2.4（反馈噪声整形与MOD1深度分析）通过负反馈实现更高效的噪声抑制 ΔΣ调制器中的抽取与插值滤波（Ch.14）详细讨论抽...