此标签下有2条笔记。
相位噪声对PLL影响
相位噪声对 PLL 的影响 相位噪声（Phase Noise）是振荡器和 PLL 中最根本的频域性能限制。本章建立相位噪声的各种频谱表示、在 PLL 中的传播方式、集成相位噪声的计算方法，以及 PLL 带宽在抑制参考噪声与 VCO 噪声之间的权衡。基于 Gardner Phaselock Techniques Ch.7 + App.7A-7E 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — H(s)/E(s) 传递函数 加性噪声对PLL影响 — 加性噪声与相位噪声共同作用 随机过程（PSD、平稳性、维纳过程） 本书内部链条： Ch.7（本文）← Ch.2/Ch.6 — 传递函数 +...
Banerjee PLL相位噪声建模
Banerjee PLL相位噪声建模 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 14-15 章提炼。Banerjee 的相位噪声模型涵盖 PFD/参考/VCO/分频器各噪声源、带内/带外噪声贡献、闪烁噪声以及集成相位噪声量的计算方法。 前后关系 前置知识： Banerjee 环路滤波器系数与传递函数 — Ch.9 传递函数框架是相位噪声建模的基础 相位噪声对PLL影响 — 相位噪声的基本概念 Jitter与Phase Noise关系 — 相位噪声与抖动的转换关系 本书内部链条： Ch.14-15（本文）← C...