此标签下有35条笔记。
CT-ΣΔ调制器电路实现技术
Maloberti §7.3-§7.5 的特色在于从电路实现角度深入 CT-ΣΔ 调制器：涵盖 MOSFET-C/Gm-C/电流模三种积分器拓扑的详细分析、抖动功率的精确公式推导、DT→CT 脉冲不变变换的完整步骤、带通 ΣΔ 的变换实现，以及 ΣΔ DAC 的双 RTZ 技术。 1.
Nagendra Krishnapura
Nagendra Krishnapura 印度理工学院马德拉斯分校（IIT Madras）教授，主要从事连续时间 ΔΣ 调制器和多通道 ADC 研究。与 R. S.
CTSDM 论文 12 篇综合分析
CTSDM 论文 12 篇综合分析 本分析页对 raw/papers/CTSDM/ 中 12 篇连续时间 ΔΣ 调制器（CT-ΔΣ）相关论文进行跨论文综合分析。论文跨度 2004–2025 年，涵盖理论、架构创新、电路技术和数字辅助技术四大方向。 1.
CT-ΔΣ N-Path斩波与FIR反馈组合技术
CT-ΔΣ N-Path 斩波与 FIR 反馈组合技术 将 N 个相位偏移的斩波路径与 FIR 反馈 DAC 相结合，在保持低物理斩波频率的同时，实现高等效斩波频率和低混叠噪声。 核心思想 在 CT-ΔΣ 调制器的输入积分器中： 斩波消除 OTA 的 1/f 噪声，但使成形噪声从 2fc 整数倍处混叠到带内 FIR 反馈在反馈波形中引入谱零点，降低混叠源的强度 N-Path 斩波将 N 个 sub-OTA 以相位偏移 Tc/N 并行斩波，等效将斩波频率提升 N 倍 组合效果：斩波频率可降至 fc=fs/(2MN)，而无需巨大的 FIR DAC（大 M）或不可行的布局（大 N）。 初学者...
CT-ΔΣ嵌入式有源滤波技术
CT-ΔΣ 嵌入式有源滤波技术 将模拟滤波器嵌入 CT-ΔΣ 调制器环路内部，在不增加硬件开销的前提下实现滤波+ADC 一体化，同时改善噪声、线性度和功耗。 核心思想 传统无线接收机中，模拟低通滤波器（LPF） 置于 ADC 之前以衰减干扰信号。这种”前置滤波”方案简单但存在固有缺点： 滤波器热噪声直接叠加到 ADC 输入 滤波器消耗额外功耗和面积 滤波器降低信号链整体线性度 嵌入式滤波的核心思想是：将滤波器 H(s) 从调制器输入端移到第一积分器 L1(s) 之后。这样： 滤波器噪声被 L1(s) 的带内增益所抑制（参考输入时除以 ∣L1(jω)∣） 滤波器失真同样被 L1(s) 抑...
Kumar 2018 Reset-Free Memoryless ΔΣ ADC 深度解析
Kumar 2018: Reset-Free Memoryless ΔΣ Analog-to-Digital Conversion 来源: R. S. A. Kumar, D. Behera, and N.
Kumar 2020 Multi-Channel CTDSM Without Reset 深度解析
Kumar 2020: Multi-Channel ADC Using a CTDSM Without Reset 来源: R. S. Ashwin Kumar and N.
Mokhtar 2022 DAC-Calibration-Free CT IADC 97dB SFDR 深度解析
Mokhtar 2022 DAC-Calibration-Free CT IADC 97dB SFDR 深度解析 基本信息 项目内容作者Mohamed A. Mokhtar, Ahmed Abdelaal, Markus Sporer, Joachim Becker, John G.
Pavan 2010 CT-ΔΣ Design Centering 深度解析
Pavan 2010: Systematic Design Centering of Continuous Time Oversampling Converters 来源: S.
Pavan 2018 N-Path Chopping FIR Feedback 深度解析
Pavan 2018: Improved Chopping in CT-ΔΣ Converters Using FIR Feedback and N-Path Techniques 来源: S.
Rajan 2014 CT-ΔΣ Embedded Active Filtering 深度解析
Rajan 2014: Design Techniques for CT ΔΣ Modulators With Embedded Active Filtering 来源: R. S.
Shi 2022 4th-Order CT DSM + NS-SAR 深度解析
Shi 2022: 4th-Order CT DSM With Single-OTA and 2nd-Order NS-SAR 来源: W.
Sukumaran 2014 Single-Bit FIR Feedback Audio CTDSM 深度解析
Sukumaran 2014: Low Power Design Techniques for Single-Bit Audio CT ΔΣ ADCs Using FIR Feedback 来源: A.
Rosa Sigma-Delta Converters Practical Design Guide 深度解析
Rosa Sigma-Delta Converters Practical Design Guide 深度解析 Sigma-Delta Converters: Practical Design Guide (Wiley, 2nd ed., 2018) 是 José M.
非理想CT-ΔΣ调制器
非理想CT-ΔΣ调制器 连续时间 ΔΣ 调制器（CT-ΔΣ）在实际实现中受到多种非理想效应的影响，包括时钟抖动（Jitter）、过量环路延迟（ELD）、有限增益带宽积（GBW）、DAC 非理想性等。这些非理想效应会降低调制器的性能，需要在设计中加以考虑和补偿。 主要非理想效应 1.
16-bit音频CT-ΔΣ调制器设计实例
16-bit 音频 CT-ΔΣ 调制器设计实例 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§10.10–§10.11 核心内容：一个完整的 16-bit 精度、24 kHz 带宽音频 CT-ΔΣ 调制器设计实例，采用单比特量化器 + 12-tap FIR 反馈 DAC 的创新架构（半数字 FIR DAC 兼具单比特的简单性与多比特的抗抖动/线性度优势），在 180nm CMOS 工艺中以 280 μW 功耗实现 98.2 dB SNDR，FoM_S = 182.3 dB。 参考文献：Pavan et al.
CT-ΔΣ器件噪声分析与噪声预算分配
CT-ΔΣ 器件噪声分析与噪声预算分配 §10.5 分析 CT-ΔΣ 环路滤波器中电阻和 OTA 的热噪声模型，给出输入等效噪声 PSD 的闭式表达式（式 10.10/10.13），论证 STF 零点如何保护热噪声不被采样混叠。§10.5.1 讨论热噪声与量化噪声的最优功率分配——热噪声应占总噪声预算约 75%。 前后关系 上下文：前几节 (§10.1-§10.4) 讨论了 OTA 的增益/带宽/稳定性。§10.5 转向热噪声——CT-ΔΣ 中除量化噪声外的第二大噪声源。——所有电阻和晶体管都注入热噪声（和 1/f 噪声）。 前置知识： CT-ΔΣ积分器实现与OTA架构 — OTA-RC 积分...
CT-ΔΣ时钟抖动缓解与FIR反馈DAC
CT-ΔΣ 时钟抖动缓解与 FIR 反馈 DAC 缓解 CT-ΔΣ 调制器时钟抖动的方案涵盖从脉冲形状选择到 FIR 反馈 DAC 等架构级技术。其中 FIR 反馈 DAC 是最优雅的设计——通过半数字 FIR 滤波器 F(z) 将单比特输出变换为 M 抽头加权和，使反馈波形步高降低 20log10(M) dB，同时 NTF 可通过系数调谐 + 补偿 FIR 路径精确恢复。 前后关系 上下文：§9.3 揭示了 CT-ΔΣ 时钟抖动噪声的数学模型——带内抖动噪声 J∝(v[n]−v[n−1])2，与 transition 高度和 NTF 高频增益相关。§9.4-§9.5 在此基础上探讨如何从架...
CT-ΔΣ时间常数变化与时钟抖动
CT-ΔΣ 时间常数变化与时钟抖动 时间常数变化和时钟抖动是 CT-ΔΣ 调制器面临的两大物理层挑战。RC 乘积随工艺/温度变化可导致 NTF 畸变甚至调制器失稳，需 RC 调谐环（如 PLL 辅助调谐）将时间常数恢复到标称值的 ±5% 以内。时钟抖动的机制在 CT-ΔΣ 中与 DT-ΔΣ 本质不同——CT-ΔΣ 的抖动噪声来自反馈 DAC 的边沿抖动调制反馈波形，而非输入采样误差。 前后关系 上下文： §9.2 讨论时间常数变化对 NTF 的影响及 RC 调谐方法 §9.3 系统分析时钟抖动在 DT-ΔΣ 和 CT-ΔΣ 中的不同机制，覆盖 NRZ/RZ/单比特/多比特等场景 与 Ch.8 ...
CT-ΔΣ比较器与反馈DAC设计
CT-ΔΣ 比较器与反馈 DAC 设计 §10.6-§10.7 覆盖 CT-ΔΣ 中 ADC（Flash/Sense-Amplifier/StrongARM 比较器）和反馈 DAC（电阻性/RZ/RTO/电流舵/开关电容）的电路实现、非理想效应（ISI/噪声/反混叠退化）及其缓解策略。 前后关系 上下文：前两节讨论了环路滤波器的噪声和预算分配。ADC 和 DAC 是量化反馈环路中的另外两个关键模块。ADC 的延迟和偏移已被 Ch.9 分析，DAC 的非理想性（失配/ISI/时钟抖动）在 Ch.6 和 Ch.9 分别讨论。§10.6-§10.7 从电路实现层面审视这些模块的具体设计方案和折衷。 ...
CT-ΔΣ比较器亚稳态分析
CT-ΔΣ 比较器亚稳态分析 比较器的信号相关延迟是 CT-ΔΣ 调制器中不同于时钟抖动的另一种脉冲宽度调制机制。当量化器输入幅度极小时，比较器再生时间显著增长，导致 DAC 反馈脉冲的下降沿被调制。这种数据相关抖动（data-dependent jitter）退化带内 SNR 的效果与时钟抖动类似，但来源是量化器而非时钟源。 前后关系 上下文： §9.6 在完成了 ELD、时间常数变化和时钟抖动三个非理想性的分析后，讨论比较器亚稳态（Comparator Metastability）这一与量化器相关的非理想效应 亚稳态在 DT-ΔΣ 中也有影响（参见 SCΔΣ调制器的开关比较器时钟与全系统调...
CT-ΔΣ环路滤波器拓扑与建模方法
CT-ΔΣ 环路滤波器拓扑与建模方法 CT-ΔΣ 的环路滤波器有多种拓扑（CIFB/CIFF/CIFF-B/CRFB），各具不同的 STF 滚降、积分器摆幅和设计折衷。通过连续时间状态空间描述和离散化，CT-ΔΣ 可转化为等效 DT 系统进行仿真验证，动态范围缩放则平衡噪声和摆幅约束。 前后关系 上下文：在前几节建立 CT-ΔΣ 基本原理（§8.1-§8.2）和 DAC 脉冲形状效应（§8.3-§8.4）后，§8.5-§8.8 转向环路滤波器的具体实现拓扑以及仿真和设计方法学。 前置知识： CT-ΔΣ调制基础与一阶CT-MOD1 — 脉冲不变变换 高阶CT-ΔΣ调制与DAC脉冲形状效应 — C...
CT-ΔΣ环路滤波器非线性分析与辅助运放技术
CT-ΔΣ 环路滤波器非线性分析与辅助运放技术 §10.9 建立弱非线性 OTA 的电流注入分析框架——利用 α 缩放法将弱非线性调制器分解为两个线性系统的级联，优雅地分离信号失真、噪声混叠和交叉调制效应。§10.9.1 介绍辅助运放技术——通过已知电流的”外部补偿”使 OTA 几乎无电流流过，从根本上消除非线性。 前后关系 上下文：§10.8 解决了 OTA 有限带宽对 NTF 的影响（通过系数调谐恢复）。§10.9 解决另一维度的 OTA 非理想性——非线性。即使带宽无限，OTA 的 G3v3 项也会导致信号失真和噪声混叠。 前置知识： CT-ΔΣ积分器实现与OTA架构 — OTA-RC...
CT-ΔΣ积分器实现与OTA架构
CT-ΔΣ 积分器实现与 OTA 架构 §10.1-§10.4 系统比较三种积分器拓扑（Opamp-RC/OTA-RC/Gm-C）的优劣，深入分析单级 OTA、Miller 补偿两级 OTA、前馈补偿两/多级 OTA 的传递函数、带宽限制及稳定性特性，并解析前馈放大器的 Barkhausen 悖论。 前后关系 上下文：前几章已建立 CT-ΔΣ 的架构级设计基础（Ch.8 的脉冲不变变换/矩方法/CIFF/CIFB 拓扑，Ch.9 的 ELD/时钟抖动/亚稳态分析）。Ch.10 跨入电路实现层面——积分器是环路滤波器的核心构建块，其非理想性直接影响 NTF 能否按设计实现。 前置知识： CT-Δ...
CT-ΔΣ系统化设计定心与闭环拟合
CT-ΔΣ 系统化设计定心与闭环拟合 §10.8 解决一个核心工程问题：真实 OTA 的有限带宽使积分器变为高阶系统，导致实际 NTF 严重偏离设计值。开环脉冲响应拟合（式 10.31）的系数随采样点数剧烈变化（病态），而闭环拟合（式 10.36）利用 NTF 零点对极点扰动的抵消效应，得到与采样点数几乎无关的鲁棒系数。 前后关系 上下文：前几节分析了各个模块（积分器/OTA/ADC/DAC）的设计和非理想性。§10.8 回答：将这些”真实”模块组合成调制器后，如何恢复期望的 NTF？——这是从理想走向现实的最后一步系统化流程。 前置知识： CT-ΔΣ积分器实现与OTA架构 — OTA 有限带...
CT-ΔΣ设计实例
CT-ΔΣ 设计实例 §8.9 以三阶 CIFF CT-ΔΣ 调制器的完整设计实例，系统展示了从 NTF 综合到动态范围/频率缩放的全流程方法论。设计规格：三阶、16 级量化器、OSR = 64、信号带宽 500 kHz、OBG = 2.5。 前后关系 上下文：前几节建立了 CT-ΔΣ 的理论基础（§8.1-§8.4）、环路滤波器拓扑（§8.5）、复 NTF 零点（§8.6）、仿真建模（§8.7）和动态范围缩放（§8.8）。§8.9 将这些知识整合为一个完整的设计流程。 前置知识： CT-ΔΣ调制基础与一阶CT-MOD1 — 脉冲不变变换 高阶CT-ΔΣ调制与DAC脉冲形状效应 — N 阶设计...
CT-ΔΣ调制
CT-ΔΣ调制 CT-ΔΣ 调制器直接处理连续时间输入信号，无需前置抗混叠滤波器（隐含反混叠），是 GHz 级时钟高速 ΔΣ ADC 的首选架构。 前后关系 上下文：§1.6 在之前讨论 DT-ΔΣ（离散时间 ΔΣ）的基础上，引入连续时间实现。CT-ΔΣ 与 DT-ΔΣ 的根本区别在于环路滤波器的工作域——CT 用 s 域（RC 积分器），DT 用 z 域（SC 积分器）。 后续章节： Ch.8 全面分析 CT-ΔΣ 调制器的原理、设计方法（Pavan ΔΣ 数据转换器 Ch.8 深度解析） Ch.9 讨论 CT-ΔΣ 的非理想性（Pavan ΔΣ 数据转换器 Ch.9 深度解析） Ch.10...
CT-ΔΣ调制基础与一阶CT-MOD1
CT-ΔΣ 调制基础与一阶 CT-MOD1 CT-ΔΣ 调制器通过脉冲不变变换（Impulse-Invariant Transform, IIT）将 DT-ΔΣ 的环路滤波器映射到连续时间域，并继承了 DT 原型的 NTF。更重要的是，由于采样发生在环路内部，CT-ΔΣ 天然具有隐含反混叠特性。 前后关系 上下文：§1.6 以直观方式引入 CT-ΔΣ 概念（从一阶 RC 滤波器出发），§8.1-§8.2 正式建立 DT→CT 映射的数学框架。此前 Ch.2 对 MOD1 的详细分析（NTF、STF、量化噪声模型）是理解 CT-MOD1 的前提。 前置知识： 一阶ΔΣ调制器 — DT-MOD1 ...
CT-ΔΣ过量延迟分析与补偿
CT-ΔΣ 过量延迟分析与补偿 过量延迟（Excess Loop Delay, ELD）是 CT-ΔΣ 调制器中最突出的非理想性。量化器及 DEM 逻辑的有限延迟破坏了脉冲不变变换的前提，使 NTF 偏离设计值甚至导致失稳。Pavan 提出的基于 Taylor 级数的 ELD 补偿方法避免了繁琐的 s↔z 域变换，可系统化处理任意阶数和任意 DAC 脉冲形状。 前后关系 上下文：在 Ch.8 中，CT-ΔΣ 调制器设计基于脉冲不变变换，假设 DAC 脉冲在采样时刻前完整输出。然而实际电路中（图 9.1），量化器采样（clk_adc）后需时间完成再生和 DEM 逻辑，DAC（clk_dac）只能...
Jitter对数据转换器的影响
Jitter 对数据转换器的影响 数据转换器中时钟 jitter 的影响有三种不同机制：IDAC 的输出误差取决于脉冲类型（NRZ/RZ/积分型），Nyquist ADC 的采样抖动产生与输入频率成比例的 SNR 退化，TI-ADC 的通道间时序偏斜产生带内杂散。每种机制需要不同的模型和缓解策略。 前后关系 前置知识： Jitter基本概念与定义 — aperiod jitter 定义 Jitter与Phase Noise关系 — 相位噪声→jitter 频域分析 电路中的Jitter与Phase Noise — 振荡器相位噪声 本书内部链条： Ch.6（本文）→ Wireline系统中Jit...
三电平分段DAC与过渡误差整形
三电平、分段 DAC 与过渡误差整形 §6.6–§6.7。将失配整形扩展到非标准 DAC 结构（三电平元素、分段加权元素），并引入过渡误差整形（TES）来处理 CT DAC 的切换动态非线性。 前后关系 上下文：§6.2–§6.5 的讨论假设 DAC 由 M 个等权重的 1-bit 单元构成。实际设计中可能使用三电平元素（降低量化噪声和热噪声），或分段加权结构（减少单元数量），这些都需要扩展 DEM 算法。§6.7 更进一步，处理 CT DAC 特有的切换动态误差。 后续章节： Ch.7（离散时间 ΔΣ ADC 电路设计）将进一步讨论多 bit 量化器的具体电路实现 Ch.13（ΔΣ DAC）...
高阶CT-ΔΣ调制与DAC脉冲形状效应
高阶 CT-ΔΣ 调制与 DAC 脉冲形状效应 从 CT-MOD2 到 N 阶 CT-ΔΣ，DAC 脉冲形状对 NTF 的影响随阶数增加而增加——CT-MOD1 仅依赖脉冲面积，CT-MOD2 依赖面积和延迟，N 阶 CT-ΔΣ 依赖前 N 个矩。Pavan 引入的矩方法为系统分析脉冲形状效应提供了统一框架。 前后关系 上下文：在 CT-MOD1（§8.1-§8.2）建立脉冲不变变换和隐含反混叠基本原理后，§8.3-§8.4 将分析推广到二阶和高阶。 前置知识： CT-ΔΣ调制基础与一阶CT-MOD1 — 脉冲不变变换、DAC 脉冲模型、s=ln(z) 映射 二阶ΔΣ调制器MOD2原理 — D...
Pavan《Understanding Delta-Sigma Data Converters》深度解析
Pavan《Understanding Delta-Sigma Data Converters》深度解析 Shanthi Pavan, Richard Schreier, Gabor C.
LPTV系统与CT-ΔΣ混叠分析
LPTV系统与CT-ΔΣ混叠分析 线性周期时变（LPTV）系统理论为分析 CT-ΔΣ 调制器（尤其是使用时变环路滤波器如 SC DAC 的调制器）提供了严格的数学框架。核心结论：以频率 fs 变化且输出以相同频率采样的 LPTV 系统，在采样值意义上等效于一个 LTI 滤波器后接采样器。 前后关系 上下文：附录C 为全书最理论性的章节之一，为 Ch.8-Ch.10 的 CT-ΔΣ 分析提供严格理论基础。 前置知识：CT-ΔΣ调制、反馈控制原理与系统组成（理解 LTI 系统分析） 后接：CT-ΔΣ系统化设计定心与闭环拟合、CT-ΔΣ环路滤波器非线性分析与辅助运放技术 LTI → LTV → L...
Pavan ΔΣ数据转换器 附录C LPTV系统 深度解析
Pavan ΔΣ数据转换器 附录C：LPTV系统 深度解析 附录C系统地介绍了线性周期时变（LPTV）系统的理论框架，从线性性与时不变性的基本概念出发，过渡到LTV系统，再聚焦到LPTV系统。核心结果是：以频率 fs 变化且输出以相同频率采样的LPTV系统，在采样值意义上等效于一个LTI滤波器后接采样器。该结论为CT-ΔΣ调制器（尤其是使用时变环路滤波器如SC DAC的调制器）的STF和混叠抑制分析提供了严格的数学基础。 附录C目录结构 章节内容C.1线性性与时不变性 — LTI系统基础回顾C.2线性时变系统 — LTV系统与双变量冲激响应C.3线性周期时变系统 — LPTV、谐波传递函数、...