一阶ΔΣ调制器

Pavan 教材 Ch.1 通过两个精彩类比（咖啡店问题、词典问题）直观解释了 ΔΣ 调制器的核心思想：用粗量化 + 反馈 + 过采样 + 平均来实现高精度。

---

前后关系

上下文：§1.2 在 §1.1 建立”为什么需要过采样”之后，用两个精心构造的类比直观解释 ΔΣ 调制器的操作原理。其中咖啡店问题对应误差反馈结构，词典问题对应误差累积结构——两者实际等价，从不同角度提升直觉理解。

后续章节：

• Ch.2（采样理论基础、量化器理论与线性模型、过采样数字滤波降噪、反馈噪声整形与MOD1深度分析、MOD1非线性行为与空闲音、ΔΣ误差反馈结构）对一阶 ΔΣ 调制器进行严格分析，涵盖采样理论、量化噪声模型、噪声整形原理以及非线性行为
• Ch.3（二阶ΔΣ调制器MOD2原理、MOD2仿真与有效量化器增益、MOD2非线性效应与谐波失真、MOD2稳定性与死区分析、MOD2替代架构、广义二阶结构与最优NTF设计）系统分析二阶调制器，实现 2.5 bit/倍频的噪声整形效率
• Ch.4（高阶ΔΣ调制器稳定性与MSA、高阶ΔΣ调制器NTF系统化设计、高阶NTF零点优化与Bode积分、单比特高阶ΔΣ调制器与Lee准则、CIFB与CRFB反馈环路滤波器拓扑、CIFF与CRFF前馈环路滤波器拓扑、ΔΣ环路状态空间描述）系统化讨论高阶调制器的稳定性、NTF 优化及多种环路拓扑
• Ch.5（多级ΔΣ调制器与Leslie-Singh结构、MASH级联ΔΣ调制器原理、MASH噪声泄漏与失配效应、Sturdy-MASH鲁棒级联架构、噪声耦合ΔΣ架构、分裂与交叉耦合ΔΣ调制器）引入多级和取消策略，用多个稳定低阶环路的组合实现高阶整形

---

原理介绍

咖啡店问题（§1.2.1）——误差反馈结构

问题设定：学生每天需支付 $3.47 买咖啡，但只有 $5 钞票（仓库缺少零钱）。

协议：

• 某天欠款 > $2.50 时付 $5
• 欠款 < $2.50 时付 $0
• 学生记录每天欠款余额

运行示例：

• 第 1 天：付 $5，买 $3.47 咖啡 ⇒ 多付 $1.53（欠款 = -$1.53）
• 第 2 天：需付 $3.47 - $1.53 = $1.94 ⇒ 付 $0，欠款 = +$1.94
• 第 3 天：需付 $3.47 + $1.94 = $5.41 ⇒ 付 $5，欠款 = +$0.41
• …依此类推

关键洞察：只要欠款保持有界，累积器输入的均值必须接近 0。累积器输入是 $(u-v)$，因此平均而言 $v=u$。嵌入反馈环路的粗量化器输出，经过足够长时间平均后，可以精确表示输入。

信号流图：

u --->(+)---[累加器]---[量化器(阈值$2.5)]---> v (付$0或$5)
       ^                              |
       |---[延迟 z^{-1}]<---($0/$5)---|

运行平均滤波器对 $v$ 处理得到 $\hat{u}\to u$。

词典问题（§1.2.2）——误差累积结构

问题设定：用一把只有 6 英寸标记的尺子测量约 3.42 英寸厚的词典。

奈奎斯特方式：直接用尺子测 ⇒ 最坏误差 $\pm 1/16$ 英寸，精度由刻度间距决定。

ΔΣ 方式：

1. 将词典一本本叠起来
2. 每次叠加后看是否超过了下一个 6 英寸标记
3. 超过则记 6（英寸），否则记 0
4. 输出序列的平均值趋近于单本厚度

数学表达：

$$s[n]=\sum _{k=1}^{n}u-6\cdot \sum _{k=1}^{n}v[k]$$

其中 $s[n]$ 为堆叠总高度与最近标记的差。由于 $|s[n]|<6$：

$$\left|\frac{1}{n}\sum _{k=1}^{n}v[k]-u\right|<\frac{6}{n}$$

当 $n\to \infty$ 时，$\overline{v}\to u=3.42$ 英寸。

---

框图和 z 域分析

标准一阶 ΔΣ 调制器

将词典问题中的积分器移入反馈环路内部，得到标准结构：

u --->(+)---[z^{-1}/(1-z^{-1})]---[量化器]---> v (数字输出)
       ^                               |
       |-------[DAC (反馈)]<-----------|

z 域传递函数（线性化模型，将量化器近似为加性噪声 $e[n]$）：

$$V(z)=z^{-1}U(z)+(1-z^{-1})E(z)$$

其中：

• STF（信号传递函数）：$STF(z)=z^{-1}$（纯延迟，无失真）
• NTF（噪声传递函数）：$NTF(z)=1-z^{-1}$（高通特性）

NTF 的频率响应

$$|NTF(e^{j\omega }){|}^2=|1-e^{-j\omega }{|}^2=4{\sin }^2\left(\frac{\omega }{2}\right)$$

低频（$\omega \ll 1$）时：$|NTF|\approx \omega$，即量化噪声在低频区被强烈抑制。

后处理——为什么加权平均有效

从时域分析：

$$v[n]=u[n]+e[n]-e[n-1]$$

经过 $M$ 抽头移动平均滤波器（均匀权重）：

$$\hat{u}[r]=\frac{1}{M}\sum _{k=r}^{r+M-1}v[k]=u+\frac{1}{M}(e[r+M-1]-e[r])$$

这表明：误差仅取决于首尾两个量化误差。因此，非均匀加权（如三角加权）让中间样本比两端样本贡献更大，可得到更好的估计精度。

---

量化噪声分析

采用线性加性白噪声模型（$e[n]$ 为白噪声，方差 ${\sigma }_e^2={\Delta }^2/12$）：

输出端量化噪声 PSD：

$$S_q(\omega )=|NTF(e^{j\omega }){|}^2\cdot \frac{{\Delta }^2}{12}=4{\sin }^2\left(\frac{\omega }{2}\right)\cdot \frac{{\Delta }^2}{12}$$

带内（$0$ 到 ${\omega }_B=\pi /\text{OSR}$）量化噪声功率：

$${\sigma }_q^2=\frac{1}{2\pi }{\int }_{-{\omega }_B}^{{\omega }_B}{S}_q(\omega )d\omega \approx \frac{{\Delta }^2}{12}\cdot \frac{{\pi }^2}{3}\cdot \frac{1}{{\text{OSR}}^3}$$

关键意义：

• OSR 加倍 ⇒ 量化噪声降低 9 dB ⇒ ENOB 提升约 1.5 bit
• 这是”付出”：速度换精度的量化度量
• 相比纯过采样（无噪声整形）的 OSR 加倍只降 3 dB，一阶 ΔΣ 的 9 dB/倍频程噪声抑制显著提升

一阶纯过采样 vs 一阶 ΔΣ 对比

参数	纯过采样（OSR 加倍）	一阶 ΔΣ（OSR 加倍）
噪声降低	3 dB (0.5 bit)	9 dB (1.5 bit)
NTF	1（无噪声整形）	$1-z^{-1}$（高通）
机制	噪声功率均匀散布到 $f_s/2$	噪声被推到高频，带内降低

---

系统结构

完整 ADC 系统（图 1.13）：

模拟输入 u(t) → [ΔΣ调制器] → v[n] (高速1-bit流) → [数字低通滤波器] → [降采样] → 数字输出 (奈奎斯特率)
                                                         ← 抽取滤波器 →

• 调制器输出 $v[n]$ 是高速 1-bit 数据流（速率 $f_s$）
• 数字滤波器（抽取滤波器）完成低通 + 降采样两步操作
• 最终输出速率降至奈奎斯特率 $2B$

---

一阶调制器的局限性

1. 噪声整形效率有限：OSR 加倍只提升 1.5 bit，要达 16 bit 精度需要极高的 OSR（> 1000）
2. 空闲音（Idle Tones）：dc 输入时产生模式化的输出序列（详见 Ch.2 §2.6）
3. 稳定性：一阶调制器本身无条件稳定（单积分器）；但性能不够

---

参考文献

1. Pavan, S., Schreier, R., & Temes, G. C. (2017). Understanding Delta-Sigma Data Converters (2nd ed.), §1.2 & Ch.2. IEEE Press/Wiley.
2. Candy, J. C. (1974). “A Use of Limit Cycle Oscillations to Obtain Robust Analog-to-Digital Converters.” IEEE Trans. Communications, 22(3), 298-305. （一阶 ΔΣ 的开创性论文）
3. Inose, H., & Yasuda, Y. (1963). “A Unity Bit Coding Method by Negative Feedback.” Proc. IEEE, 51(11), 1524-1535.

---

📙 Rosa 补充（Ch.1 一阶 ΣΔM 的 SC 电路实现与 PDM 分析）

Rosa《Sigma-Delta Converters》Ch.1 对一阶 ΣΔM 增加了电路级实现细节。

SC 电路实现（Fig.1.15）

Rosa 给出了一阶 ΣΔM 的完整全差分 SC 电路图：

• 环路滤波器：SC 积分器（${\varphi }_1$ 采样、${\varphi }_2$ 积分），$\text{ITF}(z)=\frac{z^{-1}}{1-z^{-1}}$
• 1-bit ADC：单个比较器
• 1-bit DAC：SC 分支反馈 $V_{ref+}/V_{ref-}$，与输入共享采样电容 $C$
• $Z$ 域输出：$Y(z)=z^{-1}X(z)+(1-z^{-1})E(z)$ [Eq.1.20]

PDM 输出与重复码型

Rosa 用表格和仿真展示了一阶 ΣΔM 在 DC 输入下的重复码型：

DC 输入	重复码型	$P_{+1}$/$P_{-1}$
0	+1, −1, +1, −1, …	1/1
1/3 FS	+1, −1, +1, −1, +1, −1, −1, …	1/2
1/2 FS	+1, −1, +1, +1, −1, …	1/1

码型公式：$Y=\frac{P_{+1}-P_{-1}}{P_{+1}+P_{-1}}\cdot Y_{FS}$ [Eq.1.21]

高阶/多位量化器对 idle tone 的消除

Rosa 用仿真对比（Fig.1.18）展示了：

• 1-bit 一阶 ΣΔM：输出谱含有明显 idle tone（离散频谱线）
• 5-bit 一阶 ΣΔM：量化噪声功率大幅降低，tone 几乎消失
• 实际意义：增加量化器位数比增加环路阶数更安全地消除 idle tone

差异定位：Pavan Ch.1-2 对 MOD1 的分析侧重时域行为与 $h[0]=1$ 约束；Rosa 侧重 SC 电路实现细节和码型重复现象的工程观测。

---

相关页面

• 过采样转换器需求
• 高阶ΔΣ调制器与NTF
• Pavan ΔΣ 数据转换器 Ch.1 深度解析
• Rosa Sigma-Delta Converters Practical Design Guide 深度解析