ΔΣ调制器性能FoM

如何客观比较不同设计、不同架构、不同工艺的 ADC？Walden FoM 和 Schreier FoM 是业界最广泛使用的两个品质因数，分别衡量每步转换能量和动态范围-带宽效率。

---

前后关系

上下文：§1.11 在完成所有 ΔΣ 调制器变体（LP/BP/CT/DT/ADC/DAC/MASH/IADC）的介绍后，给出通用的 ADC 性能评估方法。FoM 将功耗、精度、带宽三个核心指标压缩为一个数值。

后续章节：

• 后续各章在比较不同设计时，均引用 FoM 作为标准度量
• §1.12 展示 FoM 的历史演进趋势

---

原理介绍

ADC 的核心指标

任何 ADC 的规格由三个基本参数描述：

1. 功耗 $P$：瓦特，W
2. 信号带宽 $BW$：赫兹，Hz
3. 有效位数 $ENOB$：bit 或 动态范围 $DR$：dB

它们之间存在本质约束——很难同时达到高精度、宽带宽和低功耗。

Walden FoM

定义（Walden 1999）：

$$Fo{M}_W=\frac{P}{2^{ENOB}\cdot f_{\text{Nyq}}}$$

其中 $f_{\text{Nyq}}=2\cdot BW$ 为奈奎斯特频率。

物理意义：

• 分子 $P$：平均每秒钟消耗的能量（焦耳每秒）
• 分母 $2^{ENOB}$：总量化步数
• $f_{\text{Nyq}}$：每秒采样次数
• 因此 $Fo{M}_W$：每步转换所需的能量（Joules/conversion-step）

方向：越小越好（高效）

典型值：

年份	典型 $Fo{M}_W$	说明
1990s	~10 pJ/step	早期 ΔΣ 调制器
2000s	~1 pJ/step	成熟期
2010s	~100 fJ/step	先进工艺
2020s	~10 fJ/step	极限优化

Schreier FoM

定义（Rabii & Wooley 1997 → Schreier 2005）：

$$Fo{M}_S=DR+10{\log }_{10}\left(\frac{BW}{P}\right)$$

其中 $DR$ 为动态范围（dB），$BW$ 为信号带宽（Hz），$P$ 为功耗（W）。

改写形式：

$$Fo{M}_S(\text{dB})=DR(\text{dB})+10{\log }_{10}(BW)-10{\log }_{10}(P)$$

方向：越大越好（高效）

典型值：

范围	评价
< 150 dB	低效
150-160 dB	中等
160-170 dB	良好
170-180 dB	优秀
> 180 dB	顶级（通常 CT-ΔΣ 达到）

---

两种 FoM 的物理推导

Walden FoM 的由来

假设 ADC 的热噪声（而非量化噪声）是限制因素：

$$\overline{v_n^2}\propto \frac{kT}{C}$$

对于给定的 SNR，电容 $C$ 与精度成正比：

$$C\propto 2^{2ENOB}$$

功耗 $P$ 与 $C$ 和 $BW$ 成正比（如运放功耗）：

$$P\propto C\cdot BW\propto 2^{2ENOB}\cdot BW$$

因此：

$$\frac{P}{2^{ENOB}\cdot f_{\text{Nyq}}}\sim \text{constant}$$

Schreier FoM 的由来

考虑多路径 ADC 并行结构：

• 使用 $k$ 个相同 ADC
• 信号相关 ⇒ 信号功率增加 $k^2$ 倍
• 噪声不相关 ⇒ 噪声功率增加 $k$ 倍
• $DR$ 增加 $k$ 倍
• 功耗 $P$ 增加 $k$ 倍
• 因此 $DR\propto P$（固定带宽）
• 同样 $BW\propto P$（固定 DR）
• 所以 $DR\cdot BW/P$ 为常数 ⟹ $Fo{M}_S$ 恒定

---

两种 FoM 的对比

对比	Walden FoM	Schreier FoM
公式	$P/(2^{ENOB}\cdot f_{\text{Nyq}})$	$DR+10{\log }_{10}(BW/P)$
单位	J/step（焦耳/步）	dB（无量纲）
方向	越小越好	越大越好
对精度	使用 $ENOB$	使用 $DR$（可含热噪声）
对带宽	使用 $f_{\text{Nyq}}$	使用 $BW$
适用范围	Nyquist ADC	过采样 ADC（更常见）
物理意义	转换效率	理论极限接近度

何时用哪个？

• Nyquist 率 ADC（Flash、SAR、Pipeline）：Walden FoM 更常用
• 过采样 ADC（ΔΣ）：Schreier FoM 更合适（因带宽通常远小于采样率）
• 学术界：两个 FoM 通常会同时给出
• 极限比较：Schreier FoM 的理论上限约 190 dB（受热噪声限制）

---

FoM 的局限

FoM 不能涵盖：

1. 面积/成本：同 FoM 的 ADC 面积可能差 10 倍
2. 工艺节点：先进工艺的 FoM 天然更好
3. 抗阻塞能力（Out-of-band linearity）：系统级关键但 FoM 不反映
4. 前置抗混叠需求：不同架构的 AAF 复杂度差异巨大
5. 时域特性：延迟、建立时间等

---

参考文献

1. Pavan, S., Schreier, R., & Temes, G. C. (2017). Understanding Delta-Sigma Data Converters (2nd ed.), §1.11. IEEE Press/Wiley.
2. Walden, R. H. (1999). “Analog-to-Digital Converter Survey and Analysis.” IEEE JSAC, 17(4), 539-550. （Walden FoM 起源）
3. Rabii, S., & Wooley, B. A. (1997). “A 1.8-V Digital-Audio Sigma-Delta Modulator in 0.8-μm CMOS.” IEEE JSSC, 32(6), 783-796. （Schreier FoM 的原始形式）

---

相关页面

• 过采样转换器需求
• 一阶ΔΣ调制器
• 高阶ΔΣ调制器与NTF
• CT-ΔΣ调制
• ΔΣ调制器发展史
• Pavan ΔΣ 数据转换器 Ch.1 深度解析
• 电路中的Jitter与Phase Noise — 振荡器 FoM 可对比参考（Ch.4.2）
• DaDalt Jitter and Phase Noise 深度解析 — 振荡器 FoM 在 jitter 理论中的背景
• Rosa Sigma-Delta Converters Practical Design Guide 深度解析

---

📙 Rosa 补充（Ch.10 500+ IC 统计分析与 Aperture/Energy Plot）

Rosa《Sigma-Delta Converters》Ch.10 对 ΣΔ ADC 性能进行了迄今最全面的统计分析。

500+ IC 统计分析（§10.1-10.2）

Rosa 从 ISSCC/VLSI/JSSC 收集 500+ 颗 ΣΔ IC（1990–2018），分析：

• SC vs CT 趋势：CT 占比持续上升（2010s 后超过 50%），尤其宽带应用（$BW>1$ MHz）
• 单 loop vs 级联：级联架构在高分辨率（$>16$ bit）中优势明显
• 单 bit vs 多 bit：多 bit 占比 $>60\%$（CT 中更高，因多 bit 降低抖动敏感性）
• LP vs BP：BP 仅占 $\sim 10\%$，主要集中在 RF 应用

Aperture Plot（§10.3）

Rosa 引入 Aperture Plot 可视化带宽-精度折衷：

• 横轴：带宽 $BW$（对数尺度）
• 纵轴：动态范围 $DR$（线性 dB）
• 每个点代表一颗 IC
• 理论极限线：$D{R}_{max}\approx 6.02N+1.76+10{\log }_{10}({\text{OSR}}^{2L+1})$
• 趋势：高带宽 → 低精度，符合理论预期

Energy Plot（§10.4）

Rosa 引入 Energy Plot 可视化功耗效率：

• 横轴：带宽 $BW$
• 纵轴：转换能量 $E=P/(2\cdot BW\cdot 2^{2N})$
• Schreier FoM 等值线：FoM = const 对应水平线
• 最优设计位于图下方（低能量）
• 趋势：先进工艺的 IC 持续向下移动

差异定位：Pavan 仅简要讨论 FoM；Rosa Ch.10 提供 500+ IC 的统计数据库、Aperture Plot 和 Energy Plot 可视化方法。