此标签下有4条笔记。
PLL频率合成器
PLL 频率合成器 PLL 频率合成器是通信系统中生成稳定、可调谐 LO 信号的核心技术。整数-N 和分数-N 两种架构各有优劣，ΔΣ 分数-N 是目前最主流的高性能方案。噪声传播和带宽权衡是频率合成器设计的核心挑战。基于 Gardner Phaselock Techniques Ch.15 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — PLL 基本传递函数 环路滤波器与电荷泵PLL — CP-PLL 是频率合成器的主流架构 相位噪声对PLL影响 — 相位噪声是频率合成器的核心指标 本书内部链条： Ch.15（本文）← Ch.2/Ch.7/Ch.12 — 集成传递函数、相位噪声、...
Banerjee 预分频器与分数N PLL
Banerjee 预分频器与分数N PLL 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 4-6 章提炼，涵盖预分频器架构（单模/双模/四模）、分数 N PLL 原理、ΔΣ 分数 N PLL 的噪声整形与抖动技术。 前后关系 前置知识： Banerjee PLL基础与系统概述 — Ch.1 中 R/N 计数器的基本概念 PLL频率合成器 — 整数-N 与分数-N 合成器架构 本书内部链条： Ch.4-6（本文）→ Ch.12 (分数杂散) → Ch.14-15 (相位噪声建模) Ch.6 (ΔΣ 调制) → Ch...
Dean Banerjee PLL Performance Simulation and Design 深度解析
Dean Banerjee PLL Performance Simulation and Design 深度解析 PLL Performance, Simulation, and Design (Dean Banerjee, 4th Edition, 2006) 是一本以工程实践为导向的 PLL 设计专著。与 Gardner Phaselock Techniques 的系统理论分析和 Razavi Design of CMOS Phase-Locked Loops 的电路级设计不同，本书强调 数学推导与实测数据的结合验证，包含大量基于 National Semiconductor PLL 产品...
Razavi Design of CMOS PLLs 深度解析
Razavi Design of CMOS PLLs 深度解析 Design of CMOS Phase-Locked Loops (Cambridge, 2020) 是 Behzad Razavi 的 PLL 专著，从晶体管级电路设计到系统架构，系统覆盖 CMOS PLL 设计的全部核心主题。与 Gardner Phaselock Techniques 的系统/理论视角互补，本书侧重 CMOS 电路仿真驱动设计。 书籍定位 属性内容全称Design of CMOS Phase-Locked Loops: From Circuit Level to Architecture Level作者Be...