此标签下有7条笔记。

  • VFC偏置与控制电路

    VFC 偏置与控制电路 除了 V-I 转换器外,VFC 系统还需要偏置电路(β-Multiplier 产生与电源/温度无关的参考电流)、双向电流积分器(对 C_int 交替充放电)和控制电路(电压窗口比较器 VWC 设定 V_H/V_L 阈值)。这些单元电路的性能直接影响 VFC 的频率精度、温度稳定性和功耗。本文基于 Azcona Voltage-to-Frequency Converters: CMOS Design and Implementation Ch.3.2-3.4。 前后关系 前置知识: 电流镜基础与Cascode电流镜 — 电流镜是偏置电路和积分器的基本构建块 MOS晶体管模...

  • Class-D比较器与PWM电路

    Class-D比较器与PWM电路 PWM 比较器是 Class-D 放大器从连续时间模拟域进入采样(量化)域的转折点。它将误差放大器输出与三角波进行比较,生成变占空比的 PWM 脉冲序列。本章覆盖比较器关键规格、最小/最大占空比限制、削波检测电路,以及 PWM 占空比与输出电压的数学关系。来源:Class-D Audio Power Amplifier Design Ch3。 1.

  • CMOS特殊电路

    CMOS 特殊电路 CMOS 设计中除标准数字逻辑和模拟放大器之外,还存在大量特殊功能电路:施密特触发器用于噪声环境下的信号整形、多谐振荡器产生定时脉冲、输入缓冲器恢复片间传输的畸变信号、电荷泵在片内产生高于电源的电压。Baker §18 和 §27 系统介绍了这些电路的设计方法。这些内容在其他模拟 IC 教材(Gray/Razavi/Allen)中仅简略提及或分散在各处。 前后关系 前置知识: CMOS反相器与数字逻辑 — 反相器、传输门 MOS晶体管模型与特性 — 跨导、导通电阻 偏置电路与电流基准 — 电流源偏置 外部关联: Flash ADC与比较器设计 — 比较器(Baker §27...

  • Flash ADC与比较器设计

    Flash ADC 与比较器设计 概述 EE247 Lectures 18-20 介绍了 Nyquist 率 ADC 中最快的架构——Flash ADC,及其核心单元比较器的设计方法。Flash ADC 通过并行比较实现最高转换速度,但面积和功耗随分辨率指数增长。 Flash ADC 架构 基本结构 电阻分压器产生 2^N 个参考电平 2^N-1 个比较器并行比较输入与各参考电平 比较器输出形成温度计码(Thermometer Code) 编码器将温度计码转换为二进制码 设计挑战 输入电容:2^N-1 个比较器输入电容并联 → 大输入电容(输入缓冲器功耗大) 功耗:每个比较器 3mW → 10...

  • CT-ΔΣ比较器与反馈DAC设计

    CT-ΔΣ 比较器与反馈 DAC 设计 §10.6-§10.7 覆盖 CT-ΔΣ 中 ADC(Flash/Sense-Amplifier/StrongARM 比较器)和反馈 DAC(电阻性/RZ/RTO/电流舵/开关电容)的电路实现、非理想效应(ISI/噪声/反混叠退化)及其缓解策略。 前后关系 上下文:前两节讨论了环路滤波器的噪声和预算分配。ADC 和 DAC 是量化反馈环路中的另外两个关键模块。ADC 的延迟和偏移已被 Ch.9 分析,DAC 的非理想性(失配/ISI/时钟抖动)在 Ch.6 和 Ch.9 分别讨论。§10.6-§10.7 从电路实现层面审视这些模块的具体设计方案和折衷。 ...

  • CT-ΔΣ比较器亚稳态分析

    CT-ΔΣ 比较器亚稳态分析 比较器的信号相关延迟是 CT-ΔΣ 调制器中不同于时钟抖动的另一种脉冲宽度调制机制。当量化器输入幅度极小时,比较器再生时间显著增长,导致 DAC 反馈脉冲的下降沿被调制。这种数据相关抖动(data-dependent jitter)退化带内 SNR 的效果与时钟抖动类似,但来源是量化器而非时钟源。 前后关系 上下文: §9.6 在完成了 ELD、时间常数变化和时钟抖动三个非理想性的分析后,讨论比较器亚稳态(Comparator Metastability)这一与量化器相关的非理想效应 亚稳态在 DT-ΔΣ 中也有影响(参见 SCΔΣ调制器的开关比较器时钟与全系统调...

  • SCΔΣ调制器的开关比较器时钟与全系统调试

    SC-ΔΣ 调制器的开关、比较器、时钟与全系统调试 涵盖章节:§7.8–§7.11,书页 189–199 前后关系:在完成放大器设计后,本节完成 SCMOD2 的其余电路模块——开关、比较器、时钟生成——并揭示一个全集成时出现的实际调试难题及其解决。 前后关系 上游:SCΔΣ调制器的电容尺寸与放大器设计(§7.4-7.7)提供已验证的放大器 下游:高阶SC调制器与多bit量化及高级电路技术(§7.12-7.19)展示更先进的技术 交叉:运算放大器设计中的开关电容 CMFB 设计 交叉:一阶ΔΣ调制器和二阶ΔΣ调制器MOD2原理中的比较器精度要求 原理介绍 §7.8 开关设计 开关类型选择: 开...