此标签下有1条笔记。
CT-ΔΣ过量延迟分析与补偿
CT-ΔΣ 过量延迟分析与补偿 过量延迟（Excess Loop Delay, ELD）是 CT-ΔΣ 调制器中最突出的非理想性。量化器及 DEM 逻辑的有限延迟破坏了脉冲不变变换的前提，使 NTF 偏离设计值甚至导致失稳。Pavan 提出的基于 Taylor 级数的 ELD 补偿方法避免了繁琐的 s↔z 域变换，可系统化处理任意阶数和任意 DAC 脉冲形状。 前后关系 上下文：在 Ch.8 中，CT-ΔΣ 调制器设计基于脉冲不变变换，假设 DAC 脉冲在采样时刻前完整输出。然而实际电路中（图 9.1），量化器采样（clk_adc）后需时间完成再生和 DEM 逻辑，DAC（clk_dac）只能...