三电平、分段 DAC 与过渡误差整形
§6.6–§6.7。将失配整形扩展到非标准 DAC 结构(三电平元素、分段加权元素),并引入过渡误差整形(TES)来处理 CT DAC 的切换动态非线性。
前后关系
上下文:§6.2–§6.5 的讨论假设 DAC 由 M 个等权重的 1-bit 单元构成。实际设计中可能使用三电平元素(降低量化噪声和热噪声),或分段加权结构(减少单元数量),这些都需要扩展 DEM 算法。§6.7 更进一步,处理 CT DAC 特有的切换动态误差。
后续章节:
- Ch.7(离散时间 ΔΣ ADC 电路设计)将进一步讨论多 bit 量化器的具体电路实现
- Ch.13(ΔΣ DAC)将失配整形用于纯数字 DAC
原理介绍
6.6.1 三电平元素(Tri-Level Elements)
三电平元素的优势(图 6.30(a)):每个元素可输出 -1、0、+1 三种状态。
- 量化步长减半:相同数量的元素,量化噪声降低 6 dB
- z 态热噪声为零:不激活时不会贡献热噪声
三电平 DEM 实现(图 6.30(b)):
- 正输入数据编码为 M bit 的 thermometer 码 p(n 全部为 0)
- 负输入数据编码为 M bit 的 thermometer 码 n(p 全部为 0)
- p 和 n 分别经过 shuffler 后得到 P 和 N
- 每个元素的 z 信号 = NOR(p, n)
注意 p 和 n 不同时非零,因此 z 态自然产生。
6.6.2 非单元元素与分段加扰
当 M 很大时,全单元 DEM 的数字硬件开销显著。分段加扰(Segmented Scrambling,图 6.31)将 M 个单元分组为不同权重的子 DAC。
示例:257 电平 DAC 由 16 个权重 16 的元素(DAC1)和 32 个权重 1 的元素(DAC2)构成。
分解方式:
- 输入 V 经一阶 ΔΣ 调制器 MOD1 量化 → 输出 V1(16 的倍数)+ 量化误差 E1
- V2 = V - V1(范围 [-16, 16]),由 DAC2 处理
- MOD1 的 NTF = 1 - z⁻¹ → V2 的范围有保证
误差分析:
其中 和 分别为 DAC1 和 DAC2 的增益误差。
由于 ,且 项中的 由各自的 DEM 整形,段间增益失配也被整形。
递归分段:可将分段加扰递归应用到极致,如 Chan & Galton (2006) 使用 14 级递归,28 个权重为 的元素构造了 个电平。代价是输出范围减半。
6.7 过渡误差整形(Transition-Error Shaping)
前文的静态失配整形对离散时间和连续时间 DAC 均有效。但 CT DAC 存在切换动态非线性——即使单元之间完全匹配,从低到高和从高到低的切换波形也可能不对称。
CT 1-bit DAC 的非线性模型(图 6.32)
定义四种输出波形:
- :保持在低电平
- :从低切换到高
- :保持在高电平
- :从高切换到低
使用线性模型(图 6.32(b)):
其中 取值为 ,表示是否发生切换。
线性条件(式 6.27):模型中的 等价于:
重要结论:
- 全差分 DAC 自动满足此条件()
- 非对称性的主要来源:开关管 失配、控制信号延迟失配
- 非线性分量的频谱: 与 的卷积 → 对 进行整形即可整形过渡误差
一阶过渡误差整形电路(图 6.33)
与向量基失配整形结构类似,但将反馈对象从元素选择向量 改为过渡向量 。
核心思想:每个环路控制对应元素的切换率。当某个元素切换太频繁时,偏置比较器使其保持当前状态。
设计挑战: 向量的选择。选择 (对应的平均切换率约 2.4 个元素/周期)在仿真中效果最佳(图 6.34)。
效果:H2 比纯 thermometer 编码降低 30+ dB。但整形交叉频率约 ,对 OSR=16 的改善有限。在 附近出现较大杂散能量。
组合失配整形 + 过渡误差整形(图 6.35)
最前沿的方案将两种环路加权组合:
设计者根据两种误差源的相对大小选择 (0 到 1)。
图 6.36 展示了二阶失配整形 + 一阶过渡误差整形的仿真结果, 时两个向量 和 的频谱都得到了整形。
关键洞察
- 三电平的双重收益:量化步长减半(-6 dB 量化噪声)+ 零态零热噪声,但代价是增加了 z 信号生成的额外逻辑
- 分段加缩放的硬件效率:28 个元素即可构造 电平,硬件效率极高;但可用输出范围减半,需在效率和动态范围间权衡
- 过渡误差被普遍低估:在许多 CT ΔΣ 设计中,过渡误差可能比静态失配更严重——因为它来自开关动态而非单元匹配精度
- 过渡误差整形仍在婴儿期:书中的 TES 分析仅覆盖一阶整形, 选择仍是一个开放问题(open problem),需要更多研究
- 信息论最优结果:Welz & Galton (2004) 证明了带 dither 的树形 ESL 的 PSD 平滑性质,这是失配整形领域为数不多的严格理论结果之一
参考文献
- Pavan, S., Schreier, R., & Temes, G. C. (2017). Understanding Delta-Sigma Data Converters (2nd ed.), §6.6-§6.7. IEEE Press/Wiley.
- Nguyen, K. Q., & Schreier, R. (2006). “System and Method for Tri-Level Logic Data Shuffling.” U.S. Patent 7,090,063.
- Chan, K. L., & Galton, I. (2006). “A 14b 100 MS/s DAC with Fully Segmented Dynamic Element Matching.” ISSCC, 2390-2399.
- Risbo, L., et al. (2011). “Digital Approaches to ISI-Mitigation in High-Resolution Oversampled Multi-Level D/A Converters.” IEEE JSSC, 46(12), 2892-2903.
- Sanyal, A., & Sun, N. (2015). “Dynamic Element Matching Techniques for Static and Dynamic Errors in Continuous-Time Multi-Bit ΔΣ Modulators.” IEEE JETCAS, 5(4), 598-611.
- Welz, J., & Galton, I. (2004). “A Tight Signal-Band Power Bound on Mismatch Noise in a Mismatch-Shaping DAC.” IEEE Trans. Info. Theory, 50(4), 593-607.