ADPLL 相位噪声解析预测

基于 ADPLL 各模块的线性模型，推导 TDC-based 和 accumulator-based ADPLL 相位噪声的闭式解析预测公式。通过建立统一的 z 域线性模型，可预测不同 TDC/DCO 精度配置下 ADPLL 的输出相位噪声谱。基于 Brandonisio & Kennedy Noise-Shaping All-Digital Phase-Locked Loops Ch.4 提炼。

---

前后关系

前置知识：

• ADPLL相位数字化架构 — ADPLL 四种架构的相位数字化原理
• PLL基本结构与传递函数 — PLL 频域分析方法
• 相位噪声对PLL影响 — 加性噪声在 PLL 中的传播

外部关联：

• Jitter与Phase Noise关系 — 相位噪声与抖动的转换
• TDC架构统一框架与VernierΣΔ方法 — TDC 量化噪声的 ΣΔ 整形
• 噪声整形与抖动优势时域分析 — ΣΔ 抖动时域精度分析

---

原理介绍

1. ADPLL 频域噪声分析方法

相位噪声定义：

$$S_{\Phi }(f)=\text{PSD of }\Phi (t)[{\text{rad}}^2/\text{Hz}]$$ $$\text{osc}(t)=(A+\Delta A(t))\sin ({\omega }_{0}t+{\Phi }_0+\Delta \Phi (t))$$

其中 $\Delta A(t)$ 和 $\Delta \Phi (t)$ 分别为振幅和相位偏差。由于振荡器是自治系统，振幅偏差被自动校正，相位偏差持续累积——相位噪声是主要关注对象。

小相位偏差近似（$\Delta \Phi (t)\ll 1$）：

$$\text{osc}(t)\approx A\sin ({\omega }_{0}t)+A\cos ({\omega }_{0}t)\cdot \Delta \Phi (t)\text{\hspace{1em}(7.5)}$$

该线性化模型将相位偏差视为对载波的正交调制，由此推导出 $L(\Delta \omega )\approx S_{\Delta \Phi }(\Delta \omega )$。

相位偏差的双分量模型：

$$\Delta \Phi (t[n])={\Phi }_{\text{synch}}(t[n])+\sum _{k=1}^n{\Phi }_{\text{acc}}(t[k])\text{\hspace{1em}(7.11)}$$

• ${\Phi }_{\text{synch}}$：同步分量（非累积），来自外部噪声直接注入输出（分频器、PFD）
• ${\Phi }_{\text{acc}}$：累积分量（累积），来自自治系统相位漂移（自由振荡器、VCO、DCO——主导项）

在 ADPLL 中，相位噪声来源于：

1. TDC 量化噪声 — 有限时间分辨率带来的测量误差
2. DCO 量化噪声 — 有限频率分辨率带来的频率控制误差
3. 参考振荡器噪声 — 输入参考信号的相位噪声
4. 电路热噪声 — 各模块的加性电路噪声

---

2. TDC 线性模型

理想 TDC 模型：

$$e_{\text{TDC}}[n]={\Phi }_{\text{err}}[n]+q_{\text{TDC}}[n]$$

其中 $q_{\text{TDC}}[n]$ 为 TDC 量化误差。

量化噪声 PSD（假设均匀分布、白噪声近似）：

$$S_{\Phi ,\text{TDC}}(f)=\frac{{\Delta }_{\text{res}}^2}{12\cdot f_{\text{ref}}}[{\text{rad}}^2/\text{Hz}]$$

其中 ${\Delta }_{\text{res}}$ 为 TDC 时间分辨率，$f_{\text{ref}}$ 为参考频率。

噪声整形 TDC 模型： 对于一阶噪声整形 TDC（如 GRO-TDC）：

$$S_{\Phi ,\text{NS-TDC}}(f)=\frac{{\Delta }_{\text{res}}^2}{12\cdot f_{\text{ref}}}\cdot |1-e^{-j2\pi f/f_{\text{ref}}}{|}^2=\frac{{\Delta }_{\text{res}}^2}{12\cdot f_{\text{ref}}}\cdot 4{\sin }^2\left(\frac{\pi f}{f_{\text{ref}}}\right)$$

L 阶噪声整形 TDC 通用公式：

$${\text{out}}_q(z)=\frac{t_{\text{in}}(z)}{{\text{res}}_{\text{TDC}}}+(1-z^{-1}{)}^l{e}_q(z)$$ $$|H_{\text{nsTDC}}(e^{j\Omega T_s}){|}^2=(2-2\cos (T_s\Omega ){)}^l$$

其中 $l$ 为噪声整形阶数。零阶（$l=0$）退化为普通量化器，一阶（$l=1$）对应 GRO-TDC/Vernier TDC。

带内噪声被 高通滤波，低频段显著抑制。

---

3. DCO 模型

3.1 行为级数学模型

$$f_{\text{DCO}}[n]=f_0+K_{\text{DCO}}\cdot \text{FCW}[n]$$

其中 FCW 为频率控制字，$K_{\text{DCO}}$ 为 DCO 增益。

相位域模型：

$${\Phi }_{\text{DCO}}[n+1]={\Phi }_{\text{DCO}}[n]+2\pi \cdot T_{\text{ref}}\cdot f_{\text{DCO}}[n]$$

3.2 LC-tank DCO 物理模型（补充：Brandonisio Ch.4 详细推导）

基于 LC-tank 的 DCO 由电感(L)、电容矩阵和损耗补偿电路组成：

$$f_0=\frac{1}{\sqrt{LC}}\text{\hspace{1em}(4.22)}$$

当电容变化 $\Delta C$ 时：

$$f_{\text{DCO}}=\frac{1}{\sqrt{L(C+\Delta C)}}\text{\hspace{1em}(4.23)}$$

泰勒展开线性化：

$$f_{\text{DCO}}\approx \frac{1}{\sqrt{LC}}+K_{\Delta C}\Delta C\text{\hspace{1em}(4.24)}$$ $$K_{\Delta C}=-\frac{L}{2\sqrt{(LC{)}^3}}\text{\hspace{1em}(4.25)}$$

有限分辨率量化（电容矩阵开关控制）：

$$\Delta C_q={\text{res}}_{\text{DCO}}\cdot \text{floor}\left(\frac{\Delta C}{{\text{res}}_{\text{DCO}}}\right)\text{\hspace{1em}(4.27)}$$

非线性效应：量化的电容值代入非线性频率方程 $f_{\text{DCOq}}=1/\sqrt{L(C+\Delta C_q)}$ 产生非均匀频率步长，这是 DCO 非线性的物理根源。

DCO 相位噪声建模（Listing 4.1—VCO 相位噪声计算的 Matlab 实现）：

% 从 VCO 输入电压 vin 计算相位噪声（dBc/Hz）
phase = filter(Ts*2*pi*Kv, [1 -1], vin - mean(vin));  % 频率→相位积分
[Pxx, f] = pwelch(phase, window_length, [], [], 1/Ts, 'twosided');
Pxx_db = 10*log10(Pxx); semilogx(f, Pxx_db);

有限分辨率 DCO 的量化噪声： 当 DCO 频率控制字位宽有限时，产生频率量化误差：

$$S_{\Phi ,\text{DCO}}(f)=\frac{{\Delta }_{\text{DCO}}^2}{12\cdot f_{\text{ref}}}\cdot |{\text{NTF}}_{\text{DCO}}(f){|}^2$$

其中 ${\Delta }_{\text{DCO}}$ 为 DCO 频率分辨率，${\text{NTF}}_{\text{DCO}}$ 为 DCO 相位的噪声传递函数：

$$|{\text{NTF}}_{\text{DCO}}(f){|}^2={\left|\frac{1}{1-e^{-j2\pi f/f_{\text{ref}}}}\right|}^2=\frac{1}{4{\sin }^2(\pi f/f_{\text{ref}})}$$

即 DCO 量化噪声在低频被 积分放大（与 VCO 相位噪声的 $1/f^2$ 区域类似）。

---

4. 数字滤波器模型

典型比例积分 (PI) 数字滤波器：

$$H(z)=K_p+K_i\cdot \frac{z^{-1}}{1-z^{-1}}$$

• $K_p$：比例路径增益（影响环路带宽和相位裕度）
• $K_i$：积分路径增益（影响稳态误差和锁定时间）

---

5. 全 ADPLL 线性模型

开环增益：

$$G(z)=K_{\text{TDC}}\cdot H(z)\cdot K_{\text{DCO}}\cdot \frac{z^{-1}}{1-z^{-1}}$$

其中 $K_{\text{TDC}}$ 和 $K_{\text{DCO}}$ 分别为 TDC 和 DCO 的增益因子。

闭环传递函数：

$$H_{\text{cl}}(z)=\frac{G(z)}{1+G(z)}$$

5.1 混合 s-z 域模型（补充：Brandonisio §4.7）

ADPLL 的纯 z 域模型未考虑 TDC 和 DCO 引入的模数/数模转换效应。混合 s-z 域模型（Fig 4.23）引入：

• AtoD 块（TDC 的模数转换）
• DtoA(hold) 块（DCO 的数模转换）

关键假设：ADPLL 带宽 $\ll F_{\text{Ref}}$ 时：

• 频谱复制被 DtoA(hold) 的 sinc 响应衰减，可忽略
• Hold 时间 $\approx T_{\text{Ref}}$
• z 域可通过双线性变换转换为 s 域

该模型可用 Verilog-AMS 或 Simulink 实现（参见 ADPLL高效事件驱动建模）。

5.2 完整设计实例（补充：Brandonisio §4.8）

参数	值
参考频率 $F_{\text{Ref}}$	10 MHz
DCO 自由振荡频率	1 GHz
DCO 相位噪声	-130 dBc/Hz @ 1 MHz
环路类型	Type-II，二阶滤波器 → 三阶系统
设计工具	PLL Design Assistant（Perrott）

VCO 相噪曲线（Fig 4.27）作为 ADPLL 相噪的性能下限——无限分辨率下的理想基线。物理层 PFD/VCO 增益映射为 TDC/DCO 增益。

5.3 四种仿真场景的详细结果（补充：Brandonisio §4.9-4.12）

场景	关键参数	仿真与预测吻合度	白噪声近似有效性	关键结论
1. 机器精度 TDC+DCO	$\text{res}\to 0$	高度吻合	—	性能上限
2a. 有限 TDC (10ps) 无 dither	$\text{res}=10\text{ps}$	不匹配（Fig 4.30）	无效（Fig 4.31）	量化误差 PSD 非白
2b. 有限 TDC (10ps) + dither	$\text{res}=10\text{ps}$	良好（Fig 4.32）	有效（Fig 4.33）	Dither 使量化白化
3. 噪声整形 TDC (10ps 名义)	GRO 一阶 ΣΔ	良好（Fig 4.34）	不太准确	带内相噪降 24 dB
4a. 有限 TDC+DCO (10ps+0.1fF) 无 DCO dither	TDC dither 开	中等（Fig 4.36）	有限	DCO 量化主导带内
4b. 有限 TDC+DCO 加 DCO dither	双 dither 开	良好（Fig 4.37）	有效	DCO 量化被白化

定量对比（@ $10^5$ Hz 偏移）：

• 有限 TDC + dither（场景 2b）：TDC 相噪峰值 -106 dBc/Hz
• 噪声整形 TDC（场景 3）：TDC 相噪峰值 -130 dBc/Hz（改善 24 dB，等于 $(1-z^{-1})$ 在 $10^5$Hz 处的模方 $|1-e^{-j2\pi \cdot 10^5\cdot 0.1\mu }{|}^2=24\text{dB}$）

相位噪声传递函数：

噪声源	传递函数	频域特性
TDC 量化噪声	$H_{\text{cl,TDC}}(z)=\frac{K_{\text{TDC}}\cdot H(z)}{1+G(z)}$	低通（带内贡献）
DCO 量化噪声	$H_{\text{cl,DCO}}(z)=\frac{1}{1+G(z)}$	高通（带外贡献）
参考噪声	$H_{\text{cl,ref}}(z)=\frac{G(z)}{1+G(z)}\cdot \frac{1}{N}$	低通

总输出相位噪声：

$$S_{\Phi ,\text{out}}(f)=|H_{\text{cl,TDC}}(f){|}^2\cdot S_{\Phi ,\text{TDC}}(f)+|H_{\text{cl,DCO}}(f){|}^2\cdot S_{\Phi ,\text{DCO}}(f)+|H_{\text{cl,ref}}(f){|}^2\cdot S_{\Phi ,\text{ref}}(f)$$

---

6. 四种仿真场景对比

场景	TDC	DCO	相噪特征	设计含义
1. 理想基线	机器精度（无穷小）	机器精度	仅参考噪声 + 热噪声	性能上限
2. 有限 TDC	有限分辨率 ${\Delta }_{\text{res}}$	机器精度	TDC 量化噪声带内平坦	TDC 分辨率决定带内相噪
3. 噪声整形 TDC	一阶 ΣΔ TDC	机器精度	TDC 噪声在带内被推至高频	等效分辨率大幅提升
4. 有限 TDC + DCO	有限分辨率	有限分辨率	带内 TDC 主导，带外 DCO 主导	联合优化设计

关键结论：

• 采用噪声整形 TDC（场景 3），带内相位噪声可降低 10-20 dB（取决于 OSR）
• 当 TDC 和 DCO 均有限（场景 4），存在最优环路带宽折衷：
  • 带宽过宽 → DCO 量化噪声贡献增大
  • 带宽过窄 → TDC 量化噪声贡献增大

---

7. 验证方法

• 线性模型的解析预测与 Matlab 时域行为仿真 交叉验证
• 与 “PLL Design Assistant”（M. Perrott 开发的自动 PLL 设计工具）的输出对比
• 结果一致性非常好，验证了线性模型的准确性

---

设计指导

1. TDC 分辨率选择：ADPLL 带内相位噪声 ≈ $\frac{{\Delta }_{\text{res}}^2}{12\cdot f_{\text{ref}}}\cdot \frac{{\omega }_{\text{BW}}}{\pi }$（白噪声近似）
2. 噪声整形 TDC 的优势：带内噪声被 $(\omega /{\omega }_{\text{ref}}{)}^2$ 衰减，可通过提高 OSR 进一步降低
3. ΣΔ DCO 驱动：DCO 前接数字 ΣΔ 调制器可将量化噪声推至高频，由 PLL 低通特性抑制
4. 环路带宽优化：平衡 TDC 噪声（低通整形）与 DCO 噪声（高通整形），近似在交叉频率处取最优

---

参考

• Brandonisio Noise-Shaping ADPLLs 深度解析 — 来源页，Ch.4
• ADPLL相位数字化架构 — ADPLL 架构基础
• TDC架构统一框架与VernierΣΔ方法 — TDC 量化噪声来源
• 相位噪声对PLL影响 — 一般 PLL 相位噪声理论
• 噪声整形与抖动优势时域分析 — 噪声整形的时域精度证明
• Perrott, M. “PLL Design Assistant Program.” http://www.cppsim.com