Binkley Ch3 — MOS Performance vs $I_{D}$ , IC, $L$ （上篇：工艺参数/IC/尺寸/偏置/小信号/增益）

本章是全书最核心的章节（约250页），涵盖从工艺参数到漏电流共12个维度的MOS性能表达式。上篇覆盖§3.2-§3.8：反型系数方法论、工艺参数、尺寸关系、偏置电压、小信号参数和本征增益。

§3.2 选择 $I_{D}$ /IC/ $L$ 的优势

三自由度解耦方法论

传统设计选择 $I_{D}$ 、 $W$ 、 $L$ ，但 $I_{D}$ 和 $W$ 的改变都会影响 IC，使优化方向模糊。Binkley 的方法将 $I_{D}$ 、IC、 $L$ 作为独立、非耦合的设计自由度， $W$ 由三者显式计算：

W = \frac{I _{D} \cdot L}{I _{0} \cdot I C}

其中 $I_{0} = 2 n μ_{0} C_{o x}^{'} U_{T}^{2}$ 是技术电流（technology current）。

设计流程

先选 $I_{D}$ （设定功耗水平），保持恒定以获得”公平”对比
再探索 IC 和 $L$ ：分别优化反型水平和沟道长度
$W$ 由 $I_{D}$ /IC/ $L$ 计算得出

MOSFET 操作平面

以 IC 为横轴、 $L$ 为纵轴的二维平面，每个 MOSFET（或相关器件组）占据平面上一个点。

操作区域	IC	$L$	优化方向
左下（弱反型+短沟）	低	短	带宽最大
左上（弱反型+长沟）	低	长	增益最大、噪声最小、失配最小
右下（强反型+短沟）	高	短	带宽最大、失真最小
右上（强反型+长沟）	高	长	折中

中反型设计的重要性

中反型（ $0.1 \leq I C \leq 10$ ）在现代低电压低功耗设计中日益重要：

高 $g_{m} / I_{D}$ （接近弱反型）
低 $V_{D S s a t}$ （适合低电压）
速度饱和效应最小
适中的带宽

§3.3 工艺参数

示例工艺参数表

Binkley 为两种示例工艺列出了完整的参数集：

参数	符号	0.18 μm nMOS	0.18 μm pMOS	0.5 μm nMOS	0.5 μm pMOS
栅氧厚度	$t_{o x}$	4.2 nm	4.2 nm	9.6 nm	9.6 nm
栅氧电容	$C_{o x}^{'}$	8.22 fF/μm²	8.22 fF/μm²	3.59 fF/μm²	3.59 fF/μm²
迁移率	$μ$	435 cm²/Vs	90 cm²/Vs	518 cm²/Vs	153 cm²/Vs
跨导因子	$k = μ C_{o x}^{'}$	357 μA/V²	74 μA/V²	186 μA/V²	55 μA/V²
临界场	$E_{CR I T}$	4.8 V/μm	6.7 V/μm	4.0 V/μm	7.2 V/μm
VFMR因子	$θ$	0.55 V⁻¹	0.25 V⁻¹	—	—
闪烁噪声因子	$K_{F}$	$3.1 \times 1 0^{- 10}$ C²/cm²	$7.8 \times 1 0^{- 11}$ C²/cm²	—	—
失配因子	$A_{V T}$	3.3 mV·μm	3.9 mV·μm	8.0 mV·μm	8.0 mV·μm

复合工艺参数计算

技术电流：

I_{0} = 2 n μ_{0} C_{o x}^{'} U_{T}^{2}

其中 $U_{T} = k T / q$ 是热电压（300K时为25.9 mV）。

§3.4 衬底因子与反型系数

衬底因子 $n$

n = 1 + \frac{C _{d e p}^{'} + C _{in t}^{'}}{C _{o x}^{'}} \approx 1 + \frac{C _{d e p}^{'}}{C _{o x}^{'}}

$C_{d e p}^{'}$ 是耗尽层电容， $C_{in t}^{'}$ 是界面态电容（通常可忽略）。

传统反型系数（EKV）

I C = \frac{I _{D}}{I _{s p ec}} = \frac{I _{D}}{2 n μ C _{o x}^{'} ( W / L ) U _{T}^{2}}

固定归一化反型系数（Binkley 使用）

I C = \frac{I _{D}}{I _{0} ( W / L )} = \frac{I _{D}}{2 n μ _{0} C _{o x}^{'} ( W / L ) U _{T}^{2}}

其中使用 $μ_{0}$ （零场迁移率）替代 $μ$ （工作点迁移率），使 IC 仅依赖于几何尺寸和 $I_{D}$ ，不依赖于工作点——简化了设计。

反型区划分

反型区	IC 范围	描述
弱反型 (WI)	$I C < 0.1$	扩散电流主导， $I_{D} \propto e^{V_{GS} / n U_{T}}$
中反型 (MI)	$0.1 \leq I C \leq 10$	过渡区，约2个decade的 $I_{D}$
中反型中点	$I C = 1$	中等反型的中心点
强反型 (SI)	$I C > 10$	漂移电流主导， $I_{D} \propto (V_{GS} - V_{T})^{2}$

§3.5 温度效应

关键温度依赖关系：

带隙能量 $E_{g} (T)$ ： $E_{g} (T) = E_{g 0} - \frac{α T ^{2}}{T + β}$
热电压 $U_{T} = k T / q$ ：正比于 $T$
迁移率 $μ (T) \propto T^{- m}$ （ $m \approx 1.5$ ）
技术电流 $I_{0} (T) \propto μ (T) T^{2}$
阈值电压 $V_{T} (T) \approx V_{T} (T_{0}) + α_{T} (T - T_{0})$ （ $α_{T} \approx - 1$ mV/K）

重要设计考虑： $I C = I_{D} / (I_{0} (W / L))$ 随温度升高而升高（因为 $μ$ 下降导致 $I_{0}$ 下降），这意味着恒流偏置下，温度升高会使反型水平向强反型方向移动。

§3.6 尺寸关系

形状因子（宽长比）：

S = W / L

由 IC、 $I_{D}$ 、 $L$ 计算 $W$ ：

W = \frac{I _{D} \cdot L}{I _{0} \cdot I C} = \frac{I _{D} \cdot L}{2 n μ _{0} C _{o x}^{'} U _{T}^{2} \cdot I C}

栅面积和硅成本：

W L = \frac{I _{D} \cdot L ^{2}}{I _{0} \cdot I C}

关键洞察：栅面积与 $L^{2}$ 成正比，与 $I C$ 成反比。短沟道、高 IC → 最小面积。

§3.7 漏极电流与偏置电压

漏极电流完整表达式（含小尺寸效应）

全反型区统一表达式（EKV基础）：

I_{D} = I_{0} \cdot S \cdot I C

速度饱和修正：用 $I C^{'} = I C / (1 + I C / I C_{CR I T})$ 替代 $I C$ ，其中 $I C_{CR I T}$ 是速度饱和开始显著的临界IC。

VFMR修正：进一步引入 $θ$ 因子降低有效迁移率。

有效栅源电压 $V_{EFF} = V_{GS} - V_{T}$

不含小尺寸效应：

V_{EFF} = V_{GS} - V_{T} = n U_{T} \cdot (I C + \frac{0.25}{I C} - 0.5)

含速度饱和和VFMR后 $V_{EFF}$ 升高——需要更高的栅压来维持相同 $I_{D}$ 。

漏源饱和电压 $V_{D S s a t}$

物理定义 vs 电路定义：

物理 $V_{D S s a t}$ ：沟道夹断点的 $V_{D S}$
电路 $V_{D S s a t}$ ： $g_{d s}$ 开始显著增大的 $V_{D S}$

不含小尺寸效应：

V_{D S s a t} = n U_{T} \cdot (I C + 0.25 I C - 0.5)

趋势：IC↑ → $V_{D S s a t}$ ↑， $L$ ↑ → $V_{D S s a t}$ 略降（DIBL效应）

§3.8 小信号参数与本征电压增益

跨导 $g_{m}$

不含小尺寸效应的统一表达式：

g_{m} = \frac{I _{D}}{n U _{T}} \cdot \frac{1 - e ^{- I C /2}}{I C /2}

极限情况：

弱反型（ $I C \to 0$ ）： $g_{m} = I_{D} / (n U_{T})$
强反型（ $I C ≫ 1$ ）： $g_{m} = I_{D} / (n U_{T} I C) = (2 I_{D}) / V_{EFF}$

速度饱和修正： $I C$ 替换为 $I C^{'} = I C / (1 + I C / I C_{CR I T})$ ：

g_{m} = \frac{I _{D}}{n U _{T}} \cdot \frac{1 - e ^{- I C^{'} /2}}{I C ^{'} /2}

跨导效率 $g_{m} / I_{D}$

g_{m} / I_{D} = \frac{1}{n U _{T}} \cdot \frac{1 - e ^{- I C /2}}{I C /2}

通用特性： $g_{m} / I_{D}$ 对所有 CMOS 工艺呈现通用行为，在弱反型最大后持续下降。

$g_{m} / I_{D}$ 关键数值（300K, n≈1.35）

工作点	IC	$g_{m} / I_{D}$	说明
弱反型	0.01	~28 V⁻¹	最大效率
中反型中点	1	~18 V⁻¹	效率与速度折中
强反型起点	10	~10 V⁻¹	效率显著降低
强反型	100	~3 V⁻¹	效率很低

体效应跨导 $g_{mb}$

η = g_{mb} / g_{m} = \frac{γ}{2 V _{SB} + 2 ϕ _{F} + V _{D S s a t}} \cdot \frac{1}{n}

IC↑ → $V_{D S s a t}$ ↑ → 体效应减弱 → $η$ 略降

漏源电导 $g_{d s}$ 与 Early 电压 $V_{A}$

$g_{d s}$ 由三种机制贡献：

1. 沟道长度调制（CLM）

g_{d s, C L M} = \frac{I _{D}}{V _{A L, C L M} \cdot L}

$V_{A L, C L M}$ 是 CLM Early电压因子（V/μm）

2. 漏致势垒降低（DIBL）

g_{d s, D I B L} = \frac{I _{D}}{V _{A L, D I B L} \cdot L}

DIBL 在短沟道、低 IC 时占主导。DIBL 的 Early 电压因子 $V_{A L, D I B L}$ 正比于 $L$ （即 DIBL 贡献的 $V_{A} \propto L^{2}$ ）

3. 热载流子效应

高 $V_{D S}$ 下显著，产生额外的 $I_{D B}$ （漏-体电流）

合并的 Early 电压 $V_{A}$

V_{A} = (\frac{1}{V _{A, C L M}} + \frac{1}{V _{A, D I B L}} + \dots)^{- 1}

本征电压增益 $A_{Vi}$

A_{Vi} = \frac{g _{m}}{g _{d s}} = (g_{m} / I_{D}) \cdot V_{A}

关键趋势：

IC↑ → $g_{m} / I_{D}$ ↓ → $A_{Vi}$ ↓
$L$ ↑ → $V_{A}$ ↑ → $A_{Vi}$ ↑↑
$V_{D S}$ ↑ → $V_{A}$ ↑ → $A_{Vi}$ ↑

弱反型、长沟道下的最大值：

A_{Vi, ma x} = \frac{V _{A L} \cdot L}{n U _{T}}

KnowledgeWiki

探索

Binkley Ch3 — MOS性能与反型系数（上）

关系图谱

Binkley Ch3 — MOS Performance vs $I_{D}$ , IC, $L$ （上篇：工艺参数/IC/尺寸/偏置/小信号/增益）

§3.2 选择 $I_{D}$ /IC/ $L$ 的优势

三自由度解耦方法论

设计流程

MOSFET 操作平面

中反型设计的重要性

§3.3 工艺参数

示例工艺参数表

复合工艺参数计算

§3.4 衬底因子与反型系数

衬底因子 $n$

传统反型系数（EKV）

固定归一化反型系数（Binkley 使用）

反型区划分

§3.5 温度效应

§3.6 尺寸关系

§3.7 漏极电流与偏置电压

漏极电流完整表达式（含小尺寸效应）

有效栅源电压 $V_{EFF} = V_{GS} - V_{T}$

漏源饱和电压 $V_{D S s a t}$

§3.8 小信号参数与本征电压增益

跨导 $g_{m}$

跨导效率 $g_{m} / I_{D}$

$g_{m} / I_{D}$ 关键数值（300K, n≈1.35）

体效应跨导 $g_{mb}$

漏源电导 $g_{d s}$ 与 Early 电压 $V_{A}$

1. 沟道长度调制（CLM）

2. 漏致势垒降低（DIBL）

3. 热载流子效应

合并的 Early 电压 $V_{A}$

本征电压增益 $A_{Vi}$

相关页面

关系图谱

目录

反向链接

KnowledgeWiki

探索

Binkley Ch3 — MOS性能与反型系数（上）

关系图谱

Binkley Ch3 — MOS Performance vs ID​, IC, L（上篇：工艺参数/IC/尺寸/偏置/小信号/增益）

§3.2 选择 ID​/IC/L 的优势

三自由度解耦方法论

设计流程

MOSFET 操作平面

中反型设计的重要性

§3.3 工艺参数

示例工艺参数表

复合工艺参数计算

§3.4 衬底因子与反型系数

衬底因子 n

传统反型系数（EKV）

固定归一化反型系数（Binkley 使用）

反型区划分

§3.5 温度效应

§3.6 尺寸关系

§3.7 漏极电流与偏置电压

漏极电流完整表达式（含小尺寸效应）

有效栅源电压 VEFF​=VGS​−VT​

漏源饱和电压 VDSsat​

§3.8 小信号参数与本征电压增益

跨导 gm​

跨导效率 gm​/ID​

gm​/ID​ 关键数值（300K, n≈1.35）

体效应跨导 gmb​

漏源电导 gds​ 与 Early 电压 VA​

1. 沟道长度调制（CLM）

2. 漏致势垒降低（DIBL）

3. 热载流子效应

合并的 Early 电压 VA​

本征电压增益 AVi​

相关页面

关系图谱

目录

反向链接

Binkley Ch3 — MOS Performance vs $I_{D}$ , IC, $L$ （上篇：工艺参数/IC/尺寸/偏置/小信号/增益）

§3.2 选择 $I_{D}$ /IC/ $L$ 的优势

衬底因子 $n$

有效栅源电压 $V_{EFF} = V_{GS} - V_{T}$

漏源饱和电压 $V_{D S s a t}$

跨导 $g_{m}$

跨导效率 $g_{m} / I_{D}$

$g_{m} / I_{D}$ 关键数值（300K, n≈1.35）

体效应跨导 $g_{mb}$

漏源电导 $g_{d s}$ 与 Early 电压 $V_{A}$

合并的 Early 电压 $V_{A}$

本征电压增益 $A_{Vi}$