“数字放大器”是对Class-D放大器的常见误称——绝大多数Class-D设计本质上是模拟电路，仅在特定环节利用数字电路的优势（高速、噪声免疫、低功耗）。本章讨论FPGA在Class-D中的管家功能、数字输入接口、开环前馈校正方案，以及全数字闭环放大器的关键技术——低延迟ADC。
22.1 Class-D放大器的模拟/数字边界
22.1.1 “数字放大器”的误区
数字：仅逻辑状态（高/低）和时序携带信息，绝对电压不重要。 模拟：绝对电压携带信息和噪声。
参考设计的信号路径分析：
| 电路段 | 性质 | 原因 |
|---|---|---|
| 输入→PWM比较器 | 纯模拟 | 音频信号为时变模拟电压 |
| PWM比较器→栅极驱动器 | 近似数字 | 信息在逻辑状态和时序中，但摆率/Miller平台等为模拟问题 |
| 功率级开关节点 | 混合 | 看似数字（轨到轨切换），但输出完全依赖供电轨电压 |
| LC滤波器→输出 | 纯模拟 | 开关电压被积分/平均为模拟输出 |
结论：Class-D放大器大部分是模拟电路，在可利用数字优势的环节引入数字电路。
22.2 FPGA在Class-D中的应用
FPGA可承担多项管家和控制任务：
22.2.1 使能/禁用控制
- 监测UVLO和电压检测电路输出
- 判断何时可安全使能功率级
- 可加入适当延时
22.2.2 无pop声PWM启动/关断
- 控制PWM启动脉冲序列 → 最小化可闻启动伪信号
- 特定时间后移交控制权给反馈误差放大器
- 关断时接收早期警告信号（电源即将崩溃）并控制PWM流
- 部分启动/关断序列受专利保护
22.2.3 故障处理
- 监测各故障检测电路
- 执行动作：限制占空比、降低增益、禁用功率级
- 故障清除后可自动重新使能
22.2.4 占空比控制
- 强制最小/最大占空比限制
- 自激振荡设计的关键问题：极端占空比时开关频率极低
- 上管ON时间过长 → 自举电容放电 → UVLO → 上管关断
- 反馈网络试图更长保持上管ON → 正反馈 → 输出严重丢失
- FPGA强制占空比限制 → 削波（优于信号丢失）
22.2.5 削波检测
- 固定频率设计中，已知未削波占空比范围
- 占空比超限 → 指示削波
- 可自动降低信号路径增益
22.3 数字信号处理（DSP）
DSP功能范围从简单的信号路由/音量控制到复杂的空间音频、回声消除等效果处理。
DSP在Class-D中的两大应用方向：
- 前向信号路径中的误差预校正
- 反馈路径中的数字化误差校正
22.4 数字输入Class-D放大器
22.4.1 支持的数字格式
| 格式 | 全称 |
|---|---|
| PCM | 脉冲编码调制 |
| I2S | 集成电路间声音（Philips） |
| TDM | 时分复用 |
| PDM | 脉冲密度调制 |
| PWM | 脉冲宽度调制 |
数字输入 → DSP处理 → PWM/PDM数据流 → 驱动功率级
22.4.2 开环数字方案的PSRR问题
Class-D开关级PSRR为零。开环数字放大器无法用负反馈校正，需替代方案：
方案1：精密稳压电源
- 精确负载调整率
- 快速瞬态响应（防止负载突变时的电压跌落/过冲）
方案2：电源前馈校正（Putzeys, 2006b）
- 检测供电轨扰动幅度
- 算法直接修改PWM时序以抵消已知扰动
- 不受稳定性判据约束（前馈非反馈）
前馈 vs 反馈：
| 特性 | 反馈 | 前馈 |
|---|---|---|
| 稳定性 | 需满足Nyquist判据 | 无稳定性约束 |
| 校正精度 | 高（高环路增益） | 有限（固定校正量，存在单元差异） |
| 适用场景 | 模拟/混合方案 | 全数字开环方案 |
22.4.3 开环数字方案的定位
- 低功率数字产品
- 牺牲超低THD+N和平坦频率响应
- 换取小尺寸、少元件、低成本
22.5 全数字闭环Class-D放大器
22.5.1 关键技术
解决模拟输出与数字输入之间的反馈不兼容问题：
- 低延迟高速ADC将放大器模拟输出数字化
- DSP比较输入/输出数字数据 → 误差校正 → 驱动功率级
22.5.2 使能技术
- 低延迟ADC（关键使能器件）
- DSP中实现的校正算法
- 多相架构中的集成ADC（Schinkel et al., 2017）
22.5.3 “全数字”的边界
即使在全数字闭环方案中，功率开关仍轨到轨切换，实际供电轨电压电平和噪声仍影响音频输出性能（环路增益、THD、噪声）。
参考文献
- Andersen, J., et al. (2007). All digital high resolution Class-D amplifier designs. AES 31st Intl. Conf.
- Bell, C., Jones, D., & Watts, R. (2007). Direct digital feedback for amplifier system control. AES 123rd Convention, Paper 7226.
- Mouton, T., & Putzeys, B. (2009). Digital control of PWM switching amplifier with global feedback. AES 37th Intl. Conf.
- MPS. (2024). Class-D audio with post-filter feedback using MPS Axign technology. Webinar.
- Putzeys, B. (2003). Digital audio’s final frontier. IEEE Spectrum Magazine.
- Putzeys, B. (2006a). All amplifiers are analogue, but some are more analogue than others. AES 120th Convention, Paper 6690.
- Putzeys, B. (2006b). Simple, ultralow-distortion digital pulse width modulator. AES 120th Convention, Paper 6694.
- Schinkel, D., et al. (2017). Multiphase Class-D automotive audio amplifier with integrated low-latency ADCs. IEEE JSSC, 52(12).
相关页面
- Class-D替代调制方案 — 数字调制器方案
- Class-D集成电路方案 — IC级全数字方案
- Class-D反馈与补偿 — 模拟反馈环路设计
- Class-D保护电路 — FPGA故障处理
- Class-D辅助电路与UVLO — UVLO与使能控制
- Class-D失真与噪声源 — 开环方案的PSRR问题