多级ΔΣ调制器与Leslie-Singh结构
核心思想：与其用高阶环路滤除量化噪声（面临稳定性挑战），不如测量并取消它。Leslie-Singh 结构用一个 L 阶 ΔΣ 调制器级联一个静态（0 阶）多 bit ADC，将首级量化误差 替换为远小于它的 ，从而获得 25-30 dB 的 SQNR 提升。
前后关系
上下文：§4 全面分析了高阶单环路 ΔΣ 调制器的设计，揭示了稳定性对 NTF 峰值的根本约束。§5.1 开始探索替代路径——多级结构。单环路用”大增益除以噪声”，多级用”测量并取消噪声”。
前置知识：
- 高阶ΔΣ调制器稳定性与MSA：单环路高阶的稳定性限制正是多级结构试图绕过的根本问题
- CIFF与CRFF前馈环路滤波器拓扑：低失真 CIFF 结构作为 MASH 首级的特殊价值
后续章节：
- MASH级联ΔΣ调制器原理：将第二级从静态 ADC 升级为 ΔΣ 环路
- MASH噪声泄漏与失配效应：揭示”取消”操作的病态敏感性
原理介绍
L0 级联结构
Leslie-Singh 结构（图 5.1）由一个 L 阶 ΔΣ 调制器作为第一级，和一个静态（零阶）多 bit ADC 作为第二级组成：
u --> [L阶 ΔΣ 调制器] -- v1 --> H1(z)=z^{-k} --->(+)
| ^
|-- (提取 e1) --> [多 bit ADC] -- v2 --> H2(z)=NTF1(z) --->(+)
[数字输出 V]
两级输出经数字滤波后组合：
- （与第二级 ADC 延迟匹配的纯延迟）
- （第一级的噪声传递函数）
核心公式
第一级输出：
第二级输出（量化 ）：
组合输出：
关键结果：输出中 被取消，替换为 。由于第二级是多 bit pipeline ADC（可以有任意延迟，无需在反馈环内）， 可以远小于 ，SQNR 提升 25-30 dB。
误差提取的两种方式
方式一：直接减法提取
在量化器前/后分别获取信号，相减得到 。问题：量化器延迟导致减法无法直接实现，需在减法前对 延迟。
方式二：使用 （量化器输入信号）替代 ()
此时调整数字滤波器：
- 总输出为（假设完美取消）：
在信号带内 ，因此 SQNR 与方式一非常接近。
方式二的缺点： 包含 ，第二级必须能处理更大的输入摆幅且具有低失真。
低失真结构作为首级
当首级采用低失真 CIFF/CIFB 结构（§4.7），且满足 和 时，。末级积分器的输出为：
这个信号不含 ，直接作为第二级输入。第二级的输入摆幅更小，线性度要求更低。
以图 5.2 的二阶低失真 CIFF 为例：, ，第二积分器输出 ，可直接馈入第二级。
关键洞察
- 取消操作的病态性：本质上，取消是一个”病态条件”操作——模拟传递函数的微小偏差会导致 大量泄漏到输出
- 级间缩放：馈入第二级的信号必须仔细缩放——既不能过载（保证动态范围），又要充分利用第二级的输入范围
- 方式一 vs 方式二的本质区别：方式一 () 第二级输入纯噪声；方式二 () 含信号，线性度要求更高
参考文献
- Pavan, S., Schreier, R., & Temes, G. C. (2017). Understanding Delta-Sigma Data Converters (2nd ed.), §5.1-5.1.1. IEEE Press/Wiley.
- Leslie, T., & Singh, B. (1990). “An Improved Sigma-Delta Modulator Architecture.” IEEE ISCAS, 372-375.