TDC 架构统一框架与 Vernier-ΣΔ 方法
时间数字转换器（TDC）将时间间隔的持续时间 转换为数字字。本章（Brandonisio & Kennedy Ch.3）用 统一的单尺度/双尺度 ADC 框架 系统化描述 6 种 TDC 架构，并首次在文献中证明 Vernier 方法可以视为 ΣΔ 调制的一种特殊情况。
前后关系
前置知识：
- 数字CMOS PLL架构与TDC-DCO设计 — TDC 基本概念
- ADPLL相位数字化架构 — ADPLL 中 TDC 的角色
- 反馈噪声整形与MOD1深度分析 — ΣΔ 调制基础
外部关联：
- Hybrid PLL架构与技术 — GRO-TDC 在 HPLL 中的应用
- Jitter与Phase Noise关系 — TDC 量化噪声对 PLL 相噪影响
- TDC性能指标与误差分析 — TDC DNL/INL/SSP/ENOB/FoM 指标体系
- TDC高级架构 — 双极/环路/DLL/层次化/多事件 TDC
- 亚门级分辨率TDC与TDC-ADC应用 — 并行缩放/LPI/时域放大器/TDC-ADC
- Henzler Time-to-Digital Converters 深度解析 — Henzler 全书深度解析
原理介绍
1. 统一 ADC 框架
TDC 的操作可类比 Flash ADC：
其中 为待测时间间隔， 为时间分辨率。
根据尺度数量分为：
- 单尺度 TDC：一组阈值（延迟链/振荡器型）
- 双尺度 TDC：两组阈值（Vernier 方法）
符号系统（Notation）
为便于统一分析六种 TDC 架构，本书定义了以下符号系统：
| 符号 | 含义 | 单位/说明 |
|---|---|---|
| 待测时间间隔（输入） | 秒 | |
| 时间分辨率（量化步长） | 秒 | |
| 原始连续时间量 | 秒 | |
| 数字化输出 | 数字字 | |
| 整数代码（量化器输出级数） | 无量纲 | |
| 量化余量（残余时间） | 秒 | |
| 阈值索引（comparison index） | 在 Vernier 中逐级递增 | |
| 测量周期索引 | 离散时间信号索引 |
双尺度 TDC 额外符号：
- 下标 A：较快尺度（较大的延迟或周期）
- 下标 B：较慢尺度（较小的延迟或周期）
- 、：两尺度各自的分辨率
- 有效 Vernier 分辨率：$$\text{res}{\text{Cn}} = \text{res}{\text{An}} - \text{res}_{\text{Bn}}
关键关系：
- 单尺度 TDC 整数代码：$$M = \text{floor}(x/\text{res}_n)
3. 六种 TDC 架构详解
3.1 延迟链型 TDC（Delay-Line-Based）
结构：延迟链 + D 触发器阵列
工作原理：
- Start 信号沿延迟链传播
- Stop 信号在到达时刻采样各延迟节点
- 分辨率 = 延迟单元延迟 $$\text{res}
| 类型 | 单尺度 |
|---|---|
| 分辨率 | 延迟单元延迟（~1-50 ps） |
| 动态范围 | 延迟线长度 |
| 噪声整形 | 无 |
3.2 振荡器型 TDC（Oscillator-Based / Counter-Based）
结构：自由振荡器 + 计数器 + D 触发器
工作原理：
- 计数器从 Start 上升沿开始对振荡器周期计数
- D 触发器在 Stop 上升沿采样计数值
- 分辨率 = 振荡器周期
输出：$$t_{\text{in}} = M \cdot \text{res}n + \text{th}{q1} - \text{th}_{q2} \tag{3.4}
**优势**：动态范围仅受计数器位数限制（可远大于分辨率） **组合型 TDC**： ``` 振荡器型（粗分辨率） + 延迟链型（细分辨率） ``` - 振荡器型测量整周期数 - 延迟链型测量起始/结束的分数部分 $$\text{th}_{q1}$$、$$\text{th}_{q2}| 类型 | 单尺度 |
|---|---|
| 分辨率 | 振荡器周期 |
| 动态范围 | 周期（大） |
| 噪声整形 | 无 |
3.3 Vernier 延迟链型 TDC（Vernier Delay-Line-Based）
结构：两条延迟链（延迟分别为 ）
工作原理：
- Start 沿在快链 A（延迟 ）传播
- Stop 沿在慢链 B（延迟 ）传播
- 逐级比较两链的边沿位置
Vernier 分辨率：$$\text{res}_{\text{Cn}} = \tau_A - \tau_B \tag{3.5}
**测量方程**：$$x = M \cdot \text{res}_{\text{Cn}} + \text{th}_{\text{err}} \tag{3.14}误差界：$$0 \leq \text{th}{\text{err}} \leq \text{res}{\text{Cn}}
#### 3.4 Vernier 振荡器型 TDC（Vernier Oscillator-Based） **结构**：两个自由振荡器（周期 $$T_A > T_B$$）+ 计数器 **工作原理**： - 两振荡器由 Start 和 Stop 分别触发 - 计数器记录 B 追赶 A 所需的周期数 - 分辨率 = $$T_A - T_B优势：动态范围大（计数器位数限制）
3.5 脉冲收缩型 TDC（Pulse-Shrinking TDC）
工作原理：
- 输入脉冲通过一组逐级收缩的延迟单元
- 记录脉冲完全消失前的级数
- 分辨率 = 每级收缩量
统一框架定位：
- 可视为双尺度 ADC 的等效实现（收缩量 = 两尺度差）
- 存在隐含的 ΣΔ 调制行为
3.6 Gated-Ring-Oscillator 型 TDC（GRO-TDC）
结构：门控环形振荡器 + 计数器
工作原理：
- 振荡器仅在测量窗口（Start~Stop）内使能
- 计数器记录使能期间的总振荡周期数
- 残余相位信息保留在振荡器中（记忆效应）
核心特性：
- 一阶噪声整形：量化误差 被差分
- 频率域的噪声传递函数：$$\text{NTF}(z) = 1 - z^{-1}
\text{th}q(m) = \text{res}{\text{An}} - x + (m-1)(\text{res}{\text{An}} - \text{res}{\text{Bn}}) \tag{3.9}
其中，当第 $$M$$ 级满足 $$\text{res}_{\text{Cn}} + \text{th}_q(M) \geq \text{res}_{\text{Bn}}$$ 时发生"借位"，等效于一阶 ΣΔ 调制器的量化器溢出。 **等价关系**： - $$M$$（Vernier 代码）⇔ 相位累加器溢出次数 - $$\text{th}_q(m)$$（量化余量）⇔ ΣΔ 累加器状态 - $$\text{res}_{\text{Cn}}$$（Vernier 分辨率）⇔ ΣΔ 量化步长 **意义**： - 可直接用 **ΣΔ 调制器的行为模型** 高效仿真 Vernier TDC - 提供统一的分析框架分析所有双尺度 TDC 的量化噪声特性 - 简化 ADPLL 系统级仿真中的 TDC 建模 --- ### 5. TDC 行为模型（Behavioral Models） > 本节对应 PDF 中 §3.11 的完整内容——首次系统性地将各种 TDC 架构映射到统一的量化器和 ΣΔ 调制器行为模型，实现高效的系统级仿真。 #### 5.1 通用三模块行为模型（Fig 3.29） 所有 TDC 架构可抽象为三个功能级联模块： 1. **Normalized Ideal Duration Measurement** — 理想无限分辨率时间测量，输出 $$t_{\text{in}}[i]- Quantization — 有限分辨率的量化效应（ 或 ΣΔ 调制器）
- Gain — 数字乘法实现的增益 $$K_p
\text{out}_q[i] = \text{res}n \cdot \text{floor}\left(\frac{t{\text{in}}[i]}{\text{res}_n}\right)
其中 $$\text{res}_n$$ 作为增益缩放因子，将数字化输出映射回时间域。 #### 5.3 GRO-TDC 行为模型（Fig 3.31b） GRO-TDC 的量化块直接表示为一阶 ΣΔ 调制器（这也是其噪声整形的根源）：\text{out}_q[i] = \text{res}n \cdot \text{floor}\left(\frac{t{\text{in}}[i]}{\text{res}_n} + e_q[i-1]\right)
e_q[i] = \frac{t_{\text{in}}[i]}{\text{res}n} + e_q[i-1] - \text{floor}\left(\frac{t{\text{in}}[i]}{\text{res}_n} + e_q[i-1]\right)
**特性说明**： - 量化误差 $$e_q[i]$$ 被记忆在 GRO 的**环形振荡器相位**中（"记忆效应"） - $$i$$ 和 $$m$$ 在 GRO-TDC 中一致，无需域转换 - 一阶 ΣΔ 调制器实现对量化噪声的一阶高通整形：$$\text{NTF}(z) = 1 - z^{-1}5.4 Vernier TDC 行为模型（Fig 3.32）
Vernier 延迟链型和振荡器型需要处理两个不同的时间域，这是理解其行为的关键：
- 域（阈值域）：Vernier 逐级比较的时间索引，对应两条延迟链的每级
- 域（测量域）：每次新的 TDC 测量周期
核心模块——Sample & Hold： Vernier TDC 行为模型中的关键结构是一个 Sample & Hold 块（Fig 3.32），负责将 域的量化输出 采样保持到 域。
完整时序过程：
- 在 时刻：TDC 复位，设 $$e_q[m] = t_{\text{in}}[i]/\text{res}_{\text{Bn}}
- Sample & Hold 将 保持至 $$t[i+1]
- 增加 可无上限提升分辨率，但代价是步进响应建立时间线性增加
- 此外，一阶噪声整形 TDC 输出可能存在 tone 问题（文献 [36]）
总结：六种 TDC 架构的最终定位：
| 类别 | 架构 | 尺度 | 噪声整形 | 测量依赖性 | 最佳应用场景 |
|---|---|---|---|---|---|
| 非整形 | 延迟链型 | 单 | 无 | 独立 | 中低精度、低功耗 |
| 非整形 | 振荡器型 | 单 | 无 | 独立 | 大动态范围、中精度 |
| 非整形（等价） | 脉冲收缩型 | 单(等价) | 无 | 独立 | 简单实现、低精度 |
| 隐含整形 | Vernier 延迟链 | 双 | 隐含一阶 | 独立 | 高分辨率、中等动态范围 |
| 隐含整形 | Vernier 振荡器 | 双 | 隐含一阶 | 独立 | 高分辨率、大动态范围 |
| 明确整形 | GRO 型 | 双(等价) | 明确一阶 | 依赖 | 高分辨率+噪声整形 |
GRO-TDC 是唯一具有依赖测量特性的架构，这使得它在所有 TDC 架构中具有最高的潜在分辨率提升能力，代价是需要后续数字信号处理（移动平均滤波器）。
核心结论总结
- Vernier TDC 的 ΣΔ 本质：任何双尺度 TDC 都自然隐含一阶噪声整形，这是由其”追逐-捕获”的运作机制决定的
- GRO-TDC 是明确实现噪声整形的 TDC 架构，其记忆效应（保留残余相位）是噪声整形的根源，也是唯一具有依赖测量特性的架构
- 分辨率与动态范围的折衷：单尺度 TDC 两者不可兼得，双尺度 TDC 通过尺度差实现高分辨率，通过计数位数实现大动态范围
- 统一 ΣΔ 模型 使 TDC 的行为仿真可以与 ADPLL 系统级仿真无缝集成，无需模拟逐级传播细节
- i/m 域区分是理解 Vernier TDC 行为的核心——Sample & Hold 模块实现了从阈值域到测量域的时域转换
- 分辨率-速度折衷：一阶噪声整形 TDC + 移动平均滤波器的分辨率随 线性提升，但建立时间同步增加
参考
- Brandonisio Noise-Shaping ADPLLs 深度解析 — 来源页，Ch.3
- ADPLL相位数字化架构 — ADPLL 中的 TDC 应用
- 数字CMOS PLL架构与TDC-DCO设计 — 基本 TDC 概念
- Hybrid PLL架构与技术 — GRO-TDC 在 Hybrid PLL 中的应用
- 反馈噪声整形与MOD1深度分析 — 一阶 ΣΔ 调制原理
- TDC性能指标与误差分析 — TDC 性能指标体系
- TDC高级架构 — 更多 TDC 高级架构
- Henzler Time-to-Digital Converters 深度解析 — Henzler 全书深度解析
- Roberts, G. W., & Ali-Bakhshian, M. (2010). “A Brief Introduction to Time-to-Digital and Digital-to-Time Converters.” IEEE TCAS-II, 57(3).