CMOS温度传感器原型芯片实现

Pertijs & Huijsing 专著《Precision Temperature Sensors in CMOS Technology》Ch.7 描述了三款 CMOS 智能温度传感器原型芯片，逐步实现了从 ±1.5°C 到 ±0.1°C（3σ）的精度突破。本文基于 Ch.7 全文提炼，覆盖每款原型的系统架构、关键电路、创新技术和实测数据。

---

前后关系

前置知识：

• CMOS智能温度传感器原理 — 温度传感前端原理
• CMOS温度传感器ΣΔADC与电路实现 — ΣΔ ADC 与精密电路
• 双极晶体管大信号特性 — BJT 物理与建模

本书内部链条：

• CMOS智能温度传感器原理（Ch.1+3）→ CMOS温度传感器ΣΔADC与电路实现（Ch.4+5+6）→ CMOS温度传感器原型芯片实现（本文，Ch.7）

---

1. 原型 1：批量校准 CMOS 智能温度传感器（§7.1）

1.1 系统概述

• 精度：±1.5°C（0–100°C）
• 工艺：标准 CMOS
• 核心技术：批量校准（Batch Calibration）、基础 ΣΔ charge balancing
• 目的：验证电荷平衡 ΣΔ 在温度传感器中的可行性

1.2 Charge-Balancing 操作（G54）

原型 1 采用一阶 ΣΔ 调制器实现 charge balancing：

1. 积分相：积分器交替积分与 $\Delta V_{BE}$ 和 $V_{BE}$ 成比例的电流
2. 比较相：比较器检测积分器输出极性，控制下一周期的电荷注入方向
3. 比特流输出：1/0 比率 $\mu =V_{PTAT}/(V_{PTAT}+V_{REF})$

电流开关方案：使用 PMOS 电流镜开关，将 PTAT 电流和 reference 电流交替导入积分器。开关控制信号由比较器输出和时钟共同产生。

1.3 曲率校正（G55）

原型 1 的曲率校正方案基于简单的线性近似：

• 利用 PTAT 电流偏置使 $V_{BE}$ 曲率可预测
• 数字域中采用一阶多项式修正
• 残余曲率误差 $\sim \pm 0.5^{\circ }$C

曲率校正不如后期原型精细，这是其精度局限在 ±1.5°C 的主要原因之一。

1.4 Sinking V-I 转换器（$\Delta V_{BE}$ 路径）（G56）

$\Delta V_{BE}$ 路径使用 sinking（灌电流）V-I 转换器：

1. Diode-connected substrate pnp 产生 $V_{BE}$
2. 运放构成负反馈：$V_{BE}$ 施加在参考电阻 $R_{sense}$ 上
3. 输出电流 $I_{\Delta V}=\Delta V_{BE}/R_{sense}$
4. 电流镜复制到积分器输入端

设计要点：$R_{sense}$ 为 n-well 电阻（约 100kΩ），与 PTAT/R 偏置电阻同类型以跟踪工艺偏差。

1.5 Sourcing V-I 转换器（$V_{BE}$ 路径）（G57）

$V_{BE}$ 路径使用 sourcing（源电流）V-I 转换器：

1. Substrate pnp 的发射极电压 $V_{BE}$ 通过运放缓冲
2. 施加在另一匹配电阻 $R_{ref}$ 上产生电流 $I_{VBE}=V_{BE}/R_{ref}$
3. 电流镜 sourcing 到积分器

电压范围挑战：$V_{BE}$ 在 -55°C 时约 0.7V，在 125°C 时约 0.3V，需确保 V-I 转换器在所有温度下的动态范围满足要求。

1.6 测试结果（G58）

参数	值
精度（3σ）	±1.5°C（0–100°C）
核心功耗	$\sim 500\mu$W
转换时间	$\sim 100$ ms
工艺	0.7$\mu$m CMOS

批量校准后，芯片间偏差从原始的 ±5°C 降低到 ±1.5°C。主要残留误差来自曲率和非优化的串联电阻补偿。

---

2. 原型 2：±0.5°C CMOS 智能温度传感器（§7.2）

2.1 系统概述

• 精度：3σ ±0.5°C（-50°C 到 120°C）
• 工艺：标准 CMOS
• 核心技术：二阶 ΣΔ 调制器、DEM、PTAT 修调
• 创新：首个采用 DEM 的 CMOS 温度传感器

2.2 二阶 ΣΔ 调制器（G59）

原型 2 采用二阶 ΣΔ 调制器替代原型 1 的一阶拓扑：

优势：

• 相同 OSR 下分辨率更高（IBN $\propto OS{R}^{-5}$ vs 一阶 $OS{R}^{-3}$）
• 允许使用更低 OSR → 更短转换时间或更低时钟频率
• 对前端动态误差信号有更好的滤波特性（二阶 NMR $\propto OS{R}^2$ vs 一阶 $OSR$）

拓扑：级联积分器前馈（CIFF）架构，系数：$a_1=0.5,a_2=0.25$

2.3 测试结果（G60）

参数	值
精度（3σ）	±0.5°C（-50°C 到 120°C）
功耗	$\sim 250\mu$W
转换时间	$\sim 50$ ms
DEM 单元数	16 个匹配单元
工艺	0.5$\mu$m CMOS

30 个样本的测试曲线显示，经单点修调后全温度范围误差分布在 ±0.5°C 以内。DEM 将 mismatch 引入的误差从 $\sim \pm 1^{\circ }$C 降低至 $\sim \pm 0.1^{\circ }$C。

---

3. 原型 3：±0.1°C CMOS 智能温度传感器（§7.3）

3.1 系统概述

• 精度：3σ ±0.1°C（-55°C 到 125°C）
• 工艺：0.7$\mu$m CMOS
• 核心技术：DEM + CGDB + 比率曲率校正 + 精密偏置 + $\Delta V_{BE}$ 校准
• 意义：当时报道最佳的 CMOS 智能温度传感器，精度与 Class-A 铂电阻温度计（±0.5°C）相当

3.2 Charge-Balancing 方案（G61）

原型 3 的 charge balancing 采用复合电流开关+二阶 SC ΣΔ 调制器：

1. 前端：CGDB 补偿的精密偏置电路产生 PTAT 和 reference 电流
2. 调制器：二阶 SC ΣΔ，$NTF=(1-z^{-1}{)}^2$
3. 开关方案：$\Delta V_{BE}$ 和 $V_{BE}$ 对应的电荷通过 SC 采样电容注入积分器
4. 完整系统：Bipolar core → 精密偏置 → DEM → ΣΔ → 抽取滤波器 → 数字输出

3.3 DEM 实现（G62）

16 个单位晶体管 + 16 个单位电流源组成的 DEM 阵列：

• 每个转换周期中，DWA（Data-Weighted Averaging）算法选择不同的子集
• 电流密度比 $p=5$（5 个大管并联 vs 1 个小管）
• DEM 使 $\Delta V_{BE}$ 的 mismatch 误差整形为高通特性，带内残留 $<0.01^{\circ }$C

3.4 调制偏置电流修调（G63）— 核心创新

Modulated Bias Current Trimming 通过调制偏置电流实现精密修调：

原理：

1. 偏置电流 $I_{bias}$ 由两个分量合成：$I_{PTAT}$（PTAT 电流）和 $I_{trim}$（修调电流）
2. $I_{trim}$ 由数字控制，以 $\Delta I_{LSB}$ 为步长
3. 修调分辨率：$\Delta T_{LSB}=\Delta I_{LSB}/I_{PTAT}\cdot (kT/q)\ln p/\text{sensitivity}$

对精度的影响：

• 传统电阻修调分辨率有限（熔丝/齐纳 zap 后不可逆）
• 调制修调使用细粒度电流 DAC，分辨率可达 $\sim 0.01^{\circ }$C
• 不可变性：修调值存储在非易失存储器中，上电时加载

3.5 精密偏置电路（G64）

原型 3 的偏置电路是精度核心，由三个模块构成：

1. PTAT 电流生成器：基于 $\Delta V_{BE}/R$，使用 CGDB 补偿 ${\beta }_F$ 影响
2. 参考电流生成器：基于 $V_{BE}/R$，与 PTAT 电流匹配
3. 启动与稳定电路：确保所有电流镜在上电时快速进入稳态

设计要点：

• 所有偏置电流共享同一片内电阻 $R_{bias}$，确保 PTAT/R 偏差一致
• 电阻使用高阻 poly（$1\text{–}2$kΩ/□），面积小且温度系数中等
• CGDB 反馈环路的带宽需远低于 $f_s$，避免引入额外噪声

3.6 ΣΔ 调制器设计（G65）

二阶 SC ΣΔ 调制器的具体参数：

参数	值	说明
架构	CIFF（级联积分器前馈）	信号前馈降低积分器输出摆幅
采样频率 $f_s$	250 kHz	由偏置电流和电容尺寸决定
OSR	256	每转换 256 个采样周期
采样电容 $C_s$	1.2 pF	MIM 电容，匹配 $<0.1\%$
积分电容 $C_{int}$	2.4 pF	2× $C_s$，控制积分增益
OTA DC 增益	$>80$ dB	确保泄漏可忽略
OTA GBW	$>2$ MHz	确保建立精度 $>16$-bit

比较器：动态锁存比较器，零静态功耗，前置预放大器增益 $\sim 10$ 以抑制 kickback。

反馈 DAC：1-bit SC DAC，与采样电容共享电容阵列。

3.7 时序与抽取滤波器（G66）

时序发生器：

• 主时钟 250 kHz 分频产生 chopping/DEM 时钟
• 精确的 non-overlap 时钟相位 ${\varphi }_1/{\varphi }_2$ 控制采样/积分
• DEM 切换发生在 ${\varphi }_1$ 非敏感相位

抽取滤波器：

• 二阶 sinc 滤波器（sinc³），与 $NTF=(1-z^{-1}{)}^2$ 匹配
• 权重函数为三角窗
• 直接输出 16-bit 温度码，缩放因子：$T{[}^{\circ }\text{C}]=K\cdot D_{out}+273.15$

3.8 校准方案（G67）

原型 3 采用 $\Delta V_{BE}$ 校准：

1. 在封装后单温度 $T_{cal}$（如 30°C 或室温）下测量 $\Delta V_{BE}$
2. 由 $\Delta V_{BE}$ 反推精确芯片温度 $T_{cal,meas}$
3. 在同一温度下测量 $V_{BE}$，对比理想值提取修调参数
4. 将修调参数存入片上非易失存储器

修调范围：$\pm 2^{\circ }$C，步长 $\sim 0.02^{\circ }$C（16 级双向修调）

3.9 实测数据（G68）

Die 信息：

• 芯片面积：$\sim 4.5$ mm²（含 pad）
• 核心面积：$\sim 1.5$ mm²
• 工艺：0.7$\mu$m CMOS（2P2M）

功耗：

• 总功耗：$\sim 350\mu$W @ 3V
• 模拟：$\sim 250\mu$W（bias + ΣΔ）
• 数字：$\sim 100\mu$W（滤波 + 接口）

精度数据（50+ 芯片，3σ）：

• -55°C 到 125°C：$\pm 0.1^{\circ }$C
• -20°C 到 100°C：$\pm 0.05^{\circ }$C
• 每芯片单点校准后

转换时间：$\sim 100$ ms（OSR=256，$f_s=250$ kHz）→ 可降至 $\sim 10$ ms（OSR=32，精度 $\pm 0.5^{\circ }$C 模式）

---

4. 三款原型 Benchmark 总表（G69）

参数	原型 1	原型 2	原型 3
精度（3σ）	±1.5°C	±0.5°C	±0.1°C
温度范围	0–100°C	-50–120°C	-55–125°C
工艺	0.7$\mu$m CMOS	0.5$\mu$m CMOS	0.7$\mu$m CMOS
ΣΔ 阶数	一阶	二阶	二阶
DEM	无	16 单元	16 单元
CGDB	无	无	有
曲率校正	一阶数字	无	比率曲率校正
偏置修调	电阻修调	PTAT 修调	调制偏置电流修调
校准方式	批量校准	单点封装后	$\Delta V_{BE}$ 校准
功耗	$\sim 500\mu$W	$\sim 250\mu$W	$\sim 350\mu$W
转换时间	$\sim 100$ ms	$\sim 50$ ms	$\sim 100$ ms

与已有工作对比（Benchmark，参见 Fig. 7.26）：

传感器	精度	温度范围	工艺	年份
Bakker	±1.0°C	-40–120°C	CMOS	2000
Krummenacher	±1.5°C	-40–125°C	CMOS	1990
Meijer	±1.0°C	-20–100°C	Bipolar	1989
ADT7301 (Analog)	±1.0°C	0–70°C	CMOS	2004
LM92 (National)	±1.5°C	-25–150°C	CMOS	2005
Pertijs 原型 3	±0.1°C	-55–125°C	CMOS	2005

原型 3 以 5–15 倍于工业芯片的精度优势，证明了精密电路技术（DEM+CGDB+曲率校正+$\Delta V_{BE}$ 校准）可突破 CMOS 温度传感器的精度极限。

---

深层补充：原型芯片设计细节（G73–G90）

---

G73 — §7.2.2 原型2 混合 CT-SC 二阶 ΣΔ 调制器

原型 2 因缺乏线性 poly-poly 电容，无法实现纯 CT 二阶 ΣΔ 或纯 SC 二阶 ΣΔ，采用独创的混合 CT-SC 架构（Fig. 7.12）。

MOS 电容偏置方案（Fig. 7.11）：

• MOS 电容的 C-V 特性在积累区、耗尽区、反型区变化显著
• 为了避开最非线性的 0V 附近区域（耗尽区），将 MOS 电容偏置在积累区
• 实现方式：栅极接 $V_{B1}$，阱接 $V_{B2}$，通过反馈保证电容两端平均电压为 $V_{B1}-V_{B2}=1.2$V

混合 CT-SC 架构：

• 第一积分器：CT 结构（与原型 1 相同），使用 $R_1,R_2$ 实现 V-I 转换
• 第一到第二积分器的连接：SC 采样支路（电容 $C_{S2}$）
• 在 ${\varphi }_1$ 相位，第一积分器输出被采样到 $C_{S2}$（相对 $V_{B1}$ 采样，保证线性）
• $C_{int1}$ 和 $C_{S2}$ 由相同单位电容构成，确保非线性相互匹配
• 在 ${\varphi }_2$ 相位，$C_{S2}$ 电荷转移到第二积分器
• 缩放后的输入电流复制支路（$V_{BE}/4R_2$、$\Delta V_{BE}/4R_1$）只在 ${\varphi }_1$ 期间注入第二积分器

环路系数：

$$a_1=\frac{t_{clk}}{C_{int1}{R}_2},b=\frac{t_{clk}}{8C_{S2}{R}_2},a_2=\frac{C_{S2}}{C_{int2}}$$

稳定性由比值 $b/a_1=4$ 决定（保守设计，最优值为 2）。

预充电初始化电路（Fig. 7.13）：

• 上电后积分电容被复位到 $V_{B1}$
• 初始化电流 $I_{init}$ 注入第一积分器，输出跟踪至 $V_{B2}$（比较器检测）
• 然后 $I_{init}$ 切换到第二积分器，完成预充电
• 此后调制器在数个时钟周期内进入稳态

---

G74 — §7.3.5 原型3 精密偏置电路

原型 3 的偏置电路采用斩波 PTAT/R 偏置 + CGDB 补偿（Fig. 7.23），是全书精度最高的偏置方案。

电路结构：

• 核心：斩波运放强制一对 substrate pnp 管 $Q_{BL}$-$Q_{BR}$ 的发射极电压相等
• $\Delta V_{BE,bias}$ 落在 $R_{bias1a}$ 和 $R_{bias1b}$（各 120kΩ）上，产生 PTAT 电流
• 输入斩波在电流域实现：交替以 1:10 和 10:1 的电流比偏置 $Q_{BL}$-$Q_{BR}$
• 输出斩波在折叠共源共栅运放的输出电流镜中实现（Fig. 7.24）
• $R_{bias2}$（12kΩ）实现 CGDB 功能——使偏置电流与 ${\beta }_F$ 关联，补偿 ${\alpha }_F$ 温度依赖

斩波偏置抵消机理： 斩波与前端 ${\varphi }_L$ 控制信号同步。一个晶体管被正偏移电流偏置，另一个被负偏移电流偏置，两管 $V_{BE}$ 求和后偏移几乎完全消除：

$$V_{BEL}+V_{BER}=\frac{kT}{q}\ln \frac{\Delta V_{BE,bias}+V_{os}}{R_{bias1a}{I}_{S,L}}+\frac{kT}{q}\ln \frac{\Delta V_{BE,bias}-V_{os}}{R_{bias1b}{I}_{S,R}}\approx 2\cdot \frac{kT}{q}\ln \frac{\Delta V_{BE,bias}}{\sqrt{R_{bias1a}{R}_{bias1b}}\sqrt{I_{S,L}{I}_{S,R}}}$$

残余项仅包含二阶偏移平方项（$V_{os}/\Delta V_{BE,bias}{)}^2$，只要 $V_{os}<2$mV 即可保证温度误差 $\ll 0.01$K。

设计要求：偏置电路偏移 $<70\mu$V（常规斩波可实现）→ 温度误差 $<0.01$K。

---

G75 — §7.3.6 原型3 SC 二阶 ΣΔ 调制器完整实现

拓扑：全差分 SC 二阶 CIFF 架构，含系统级斩波（Fig. 7.25）。

第一积分器：

• 全差分折叠共源共栅运放（Fig. 7.26），增益提升（gain-boosting）使 DC 增益 $>100$dB
• 尾电流 3$\mu$A（大于 $\Delta V_{BE}$ 最小偏置电流 1$\mu$A），确保建立由偏置电流而非运放决定
• 采样电容：8 个单位电容 $C_S=5$pF（$\Delta V_{BE}$ 路径全用，$V_{BE}$ 路径只用 1 个 → 增益 $\alpha =16$）
• 积分电容 $C_{int1}=20$pF

积分器间连接：

• $C_F=2$pF 在 ΣΔ 周期结束时采样第一积分器输出，下周期初放电到第二积分器
• 前馈支路：$C_B=1$pF，$7C_B=7$pF（$b=1/2$）

第二积分器：简单折叠共源共栅（无 offset 消除/DEM/增益提升）$C_{int2}=3$pF

环路系数：

$$a_1=\frac{C_S}{C_{int1}}=\frac{1}{4},b=\frac{C_B}{C_F}=\frac{1}{2},a_2=\frac{C_F}{C_{int2}}=\frac{2}{3}$$

$b/a_1=2$ 为最优稳定值。

比较器（Fig. 7.27）：动态锁存比较器 + 前置预放大器（增益 $\sim 10$），抑制回踢噪声。

系统级斩波：输入斩波开关 + 输出斩波开关周期反转信号极性，每转换周期斩波两次，将残余失调调制到抽取滤波器第一个零点。

时钟提升电路（Fig. 7.28）：产生 $V_{sw1}/V_{sw2}\approx 3.3$V（$V_{DD}=2.5$V时），确保第一积分器中最小尺寸 NMOS 开关充分导通、电荷注入与电源无关。

offset 消除：第一积分器 auto-zeroing + 系统级斩波联合实现 $<2\mu$V 等效输入失调。

---

G76 — §7.3.2 原型3 前端电荷平衡时序与电荷方程

前端框图（Fig. 7.19）：全差分 SC 结构，$Q_L$ 和 $Q_R$ 为两只 substrate pnp 对管，6 个 1$\mu$A 电流源通过电流多路选择器分配。

1:5 电流比实现：通过 DEM 控制，每次一个电流源送到一个晶体管，其余 5 个送到另一个，交替切换。

电荷平衡时序（Fig. 7.20）：

• 当 $bs=0$：电压多路选择器传 $\Delta V_{BE}$
  • ${\varphi }_1$：运放单位增益配置，$+\Delta V_{BE}$ 采样到全部 8 个 $C_S$
  • ${\varphi }_2$：输入切换为 $-\Delta V_{BE}$，电荷 $2\cdot 8\cdot C_S\cdot \Delta V_{BE}$ 转移到积分电容（每 ΣΔ 周期执行两次转换）
  • 总积分电荷：

$$Q_{\Delta V_{BE}}=32\cdot C_S\cdot \Delta V_{BE}$$

• 当 $bs=1$：电压多路选择器传 $-V_{BE}$（${\varphi }_1$）和 $+V_{BE}$（${\varphi }_2$），只用 1 个 $C_S$
  • 总积分电荷：

$$Q_{V_{BE}}=-2\cdot C_S\cdot V_{BE}$$

电荷平衡方程：

$$(1-\mu )\cdot 32\cdot C_S\cdot \Delta V_{BE}-\mu \cdot 2\cdot C_S\cdot V_{BE}=0$$ $$\Rightarrow \mu =\frac{16\cdot \Delta V_{BE}}{V_{BE}+16\cdot \Delta V_{BE}}=\frac{16\cdot \Delta V_{BE}}{V_{REF}}$$

增益 $\alpha =16$，配合 1:5 电流密度比，实现比率曲率校正所需的最优温度依赖参考电压。

---

G77 — §7.1.4–7.1.5 原型1 完整 V-I 转换器电路

下沉（Sinking）V-I 转换器（$\Delta V_{BE}$ 路径，Fig. 7.4–7.5）：

简化电路（Fig. 7.4）：

• 两只 substrate pnp 管 $Q_1$ 和 $Q_2$ 以 3:1 电流比偏置
• 运放反馈使两管发射极电压相等 → $\Delta V_{BE}$ 落在 $Q_2$ 基极串联 $R_1=60$k$\Omega$ 上
• 输出电流 $\Delta V_{BE}/R_1$ 被分裂为两路（实现 Fig. 7.2 中的两个下沉电流源）
• 室温标称输出：$0.25\mu$A
• 基极电流补偿：$Q_1$ 基极串联 $R_1/3$ 电阻，使两管基极电流产生等值压降（共模变化，不影响输出）

嵌套斩波实现（Fig. 7.5）：

• 运放分为三级：折叠共源共栅第一级、差分对第二级、电流镜负载第三级
• 低频斩波信号 ${\varphi }_L$（10Hz，转换速率）和高频斩波信号 ${\varphi }_H$（16kHz，ΣΔ 时钟频率）
• ${\varphi }_H$ 斩波产生的纹波被 CT 积分器滤除；${\varphi }_L$ 斩波残余被抽取滤波器滤除
• 高频输入斩波在电流域实现：在 3:1 和 1:3 电流比之间切换，同时切换 pnp 管基极连接极性
• 偏置电流：4 个 0.5$\mu$A 电流源，由 ${\varphi }_L$ 和 ${\varphi }_H$ 共同进行 DEM

上拉（Sourcing）V-I 转换器（$V_{BE}$ 路径，Fig. 7.6）：

• 二极管连接 pnp $Q_3$ + 可修调发射极串联电阻 $R_{trim}$
• $R_{trim}$：32 个 900$\Omega$ 多晶硅电阻梯形网络，通过金属掩模选项选择抽头
• 偏置电流来自 PTAT/R 偏置电路（与下沉 V-I 转换器共用）
• 偏置电流 1$\mu$A，运放采用标准斩波（仅 ${\varphi }_L$，因 $V_{BE}$ 灵敏度较低，偏移 $<0.3$mV 即可）
• $R_2=1360$k$\Omega$ 和 $R_1=60$k$\Omega$ 由相同单位电阻（60k$\Omega$）构成并共质心布局
• 输出电流被镜像并分裂成两路上拉电流源（标称 0.25$\mu$A@室温）
• 镜像管和共源共栅管通过斩波平均化 mismatch

---

G85 — §7.1.6 原型1 完整实验数据

芯片信息：

• 工艺：0.7$\mu$m 数字 CMOS（Philips Semiconductors 合作）
• 面积：2.8 mm${}^2$（超过一半为 I${}^2$C 接口和控制逻辑）

修调前精度（Fig. 7.8，50 颗芯片，2 个晶圆，SO8 塑料封装）：

• 组内散布约 $\pm 1.0^{\circ }$C
• 明显的系统偏差（来自批次间 $V_{BE}$ 散布和 pnp 管 $V_{BE}$ 建模误差）

批量校准后（Fig. 7.9，取 5 颗随机样本 @20${}^{\circ }$C 估算平均误差，批量数字修调）：

• $\pm 1.5^{\circ }$C（$-50^{\circ }$C 到 120${}^{\circ }$C）
• 高温端轻微上弯来自三阶曲率残差

完整性能总结（Table 7.2）：

参数	值	条件
工艺	0.7$\mu$m 数字 CMOS	—
面积	2.8 mm${}^2$	—
精度（$\pm 3\sigma$）	$\pm 1.0^{\circ }$C	25${}^{\circ }$C
	$\pm 1.5^{\circ }$C	$-55^{\circ }$C 到 120${}^{\circ }$C
分辨率	0.125${}^{\circ }$C	100 ms 转换时间
电源电压	2.8–5.5 V	—
电源灵敏度	0.2${}^{\circ }$C/V	—
电源电流	100$\mu$A	连续工作

---

G86 — §7.2.3 原型2 完整实验数据

测试芯片：

• 0.5$\mu$m 数字 CMOS，两款芯片：ΣΔ 调制器测试芯片 + 完整温度传感器
• 调制器面积 0.23 mm${}^2$（抽取滤波器片外实现）
• 完整传感器面积 2.5 mm${}^2$（约一半为数字 I${}^2$C 和控制电路）

比特流功率谱密度（Fig. 7.16）：

• 16kHz 时钟，16000 bits，16 次平均，Hanning 窗
• 二阶噪声整形清晰可见（低频每 decade 40dB 滚降）
• 存在 DC 输入导致的 tone（离散谱线）

温度精度（Fig. 7.17，32 颗芯片，陶瓷封装）：

• 室温 $\Delta V_{BE}$ 校准后，在 $-50^{\circ }$C 到 120${}^{\circ }$C 范围 $\pm 0.5^{\circ }$C（3$\sigma$）
• 与 校准铂电阻温度计对比

完整性能总结（Table 7.3）：

参数	值	条件
工艺	0.5$\mu$m 数字 CMOS	—
面积	2.5 mm${}^2$	—
精度（$\pm 3\sigma$）	$\pm 0.3^{\circ }$C	25${}^{\circ }$C
	$\pm 0.5^{\circ }$C	$-50^{\circ }$C 到 120${}^{\circ }$C
分辨率	0.03${}^{\circ }$C	25 ms 转换时间
电源电压	2.7–5.5 V	—
电源灵敏度	0.3${}^{\circ }$C/V	—
电源电流	130$\mu$A	连续工作

---

G87 — §7.3.9 原型3 完整实验数据

芯片信息（$0.7\mu$m 2P2M CMOS）：

• 芯片面积 4.5 mm${}^2$（含焊盘），核心面积 1.5 mm${}^2$
• 总功耗 350$\mu$W@3V（模拟 250$\mu$W + 数字 100$\mu$W）

目标规格（Table 7.4）：

参数	值	条件
精度	$\pm 0.1^{\circ }$C	$-55^{\circ }$C 到 125${}^{\circ }$C
分辨率	0.01${}^{\circ }$C	100 ms 转换时间
电源电压	2.5–5.5 V	—
功耗	$<70\mu$W	1 次转换/秒

精度数据（50+ 芯片，陶瓷封装，室温 $\Delta V_{BE}$ 单点校准）：

• 全范围（$-55^{\circ }$C 到 125${}^{\circ }$C）：$\pm 0.1^{\circ }$C（3$\sigma$）
• 窄范围（$-20^{\circ }$C 到 100${}^{\circ }$C）：$\pm 0.05^{\circ }$C（3$\sigma$）

设计技术组合：

• 16 单元 DWA-DEM（电容+电流源匹配）
• CGDB 偏置补偿
• 比率曲率校正 + 非线形抽取滤波器（消除三阶曲率）
• 调制偏置电流修调（4 nA 步长，$\sim 0.01^{\circ }$C 分辨率）
• SC 二阶 ΣΔ（$f_s=250$kHz，OSR=256）
• $\Delta V_{BE}$ 校准（修调范围 $\pm 2^{\circ }$C，步长 $\sim 0.02^{\circ }$C）

Benchmark 对比（Fig. 7.26）：

• 与 Bakker (2000, $\pm 1.0^{\circ }$C)、Krummenacher (1990, $\pm 1.5^{\circ }$C)、Meijer (1989, $\pm 1.0^{\circ }$C)、ADT7301 (2004, $\pm 1.0^{\circ }$C)、LM92 (2005, $\pm 1.5^{\circ }$C) 对比
• 原型 3 以 5–15 倍精度优势实现了 CMOS 智能温度传感器的最佳报道精度

---

G88 — §7.1.2 原型1 动态范围增强的电荷平衡方程

基本配置（不含虚框电流源）： 积分器平均电流：

$$\overline{I_{int}}=\mu \frac{V_{BE}}{2R_2}-(1-\mu )\frac{\Delta V_{BE}}{2R_1}$$

令 $\overline{I_{int}}=0$ 得：

$$\mu =\frac{\alpha \cdot \Delta V_{BE}}{V_{BE}+\alpha \cdot \Delta V_{BE}},\alpha =R_2/R_1$$

温度范围对应 $\mu \approx 1/3$ 到 $2/3$，仅用 30% 动态范围。

增强配置（添加 Fig. 7.2 虚框电流源）： 积分器平均电流：

$$\overline{I_{int}}=\frac{V_{BE}}{2R_2}-\frac{\Delta V_{BE}}{2R_1}+\mu \frac{V_{BE}}{2R_2}-(1-\mu )\frac{\Delta V_{BE}}{2R_1}$$

令 $\overline{I_{int}}=0$：

$$\mu =\frac{2\alpha \cdot \Delta V_{BE}-V_{BE}}{V_{BE}+\alpha \cdot \Delta V_{BE}}$$

动态范围提升至 90%（图 3.3），所需时钟周期减少约 3 倍。

• 额外电流由 V-I 转换器输出分裂产生（不增加额外电路）
• 对高阶调制器（如原型 2 的二阶），周期减少因子较小（${\log }_{3}2=1.6$），因此使用更简单的两电流源配置

数字温度码： 简单计数器统计 $N$ 位比特流中的 1 的数量：

$$D_{out}=N\cdot \mu +B$$

$N$ 和 $B$ 选择为直接输出摄氏温度。

---

G89 — §7.3.3 原型3 DEM 实现细节

电流源 DEM（Fig. 7.21）：

• 6 个 1$\mu$A 电流源通过开关组分配到 $Q_L$ 或 $Q_R$
• 控制信号 cssel 选择当前”单位电流源”→ 一个晶体管，其余 5 个 → 另一个
• 循环计数器（1 到 6）在 $bs=0$ 的 ΣΔ 周期使能
• 精度要求：电流比 ±0.01% → 温度误差 $<0.01^{\circ }$C

电容 DEM（Fig. 7.25）：

• 8 个单位采样电容 $C_{S1}$–$C_{S8}$（各 5pF）
• $bs=1$ 时循环选择 1 个单位电容用于 $V_{BE}$ 采样
• 循环计数器（1 到 8）在 $bs=1$ 的 ΣΔ 周期使能
• 精度要求：增益 $\alpha$ ±0.006% → 温度误差 $<0.01^{\circ }$C

DWA 算法：

• 单位单元编号 $1\dots M$，指针 $ptr$ 初始为 0
• 每次使能事件后：$ptr=(ptr+y[n])\mathrm{mod}M$
• 选通 $ptr$ 到 $ptr+y[n]-1$ 的单元
• 误差整形为一阶高通特性（$\propto 1-z^{-1}$），带内残留 $\ll 0.01^{\circ }$C

---

G90 — §7.3.4 原型3 调制偏置电流修调

粗调 + 细调架构（Fig. 7.22）：

• 6 个 1$\mu$A 电流源：5 个用于粗调（数字 $C$ 控制开关），1 个用于细调
• 细调电流由 8 位一阶数字 ΣΔ 调制器的 bitstream trim_bs 调制
• 总修调电流 $I_{trimmed}$ 在 $C$ 和 $C+1$ 倍单位电流之间切换
• 数字 ΣΔ 仅在使用 $bs=1$ 的 ΣΔ 周期结束时时钟使能（$bs=0$ 时冻结），防止互调

数字 ΣΔ 调制器实现：

• 8 位累加器，进位位 = bitstream
• 输入 $F$（0–255）编程平均电流
• 修调分辨率：$1\mu \text{A}/256\approx 4$ nA → 对应温度 $\sim 0.01^{\circ }$C
• 修调范围：$0–6\mu$A（覆盖实际 $I_S$ 和 $I_{bias}$ 散布）

精度优势：

• 传统电阻修调：熔丝/齐纳 zap 后不可逆，分辨率受物理尺寸限制
• 调制修调：细粒度电流 DAC，$\sim 0.01^{\circ }$C 分辨率，修调值存储于非易失存储器

---

Pertijs 补充 — 原型芯片实现深度细节

以下内容基于 Pertijs & Huijsing Precision Temperature Sensors in CMOS Technology, Ch.7，补充三款原型芯片在版图、测试、噪声隔离和面积效率方面的深度细节。

---

F1. 版图设计技术与 ESD 保护

Pertijs Ch.7 虽然未提供完整版图，但给出了版图相关的关键设计决策。

原型共通的版图策略：

1. 敏感器件布局：

   • 传感 BJT 对（$\Delta V_{BE}$ 生成）采用共质心布局
   • 单位晶体管严格匹配，周围设置 dummy 器件
   • 偏置电阻使用多晶硅类型（低电压系数、低温度系数）

2. ESD 保护设计：

   • 校准晶体管 $Q_{CAL}$ 的 ESD 保护二极管需选择低漏电流类型
   • ESD 结构漏电流在高温下可能干扰偏置电流 → 校准晶体管偏置电流需 >> ESD 漏电流
   • 电源钳位使用标准 ESD 结构，不影响模拟核心

3. 电源与地线：

   • 模拟核心与数字降采样滤波器使用独立的电源/地线
   • 片内稳压器为模拟电路供电，抑制电源噪声
   • P+ 保护环隔离数字噪声

4. 衬底接触：

   • 每个模拟模块周围密集放置衬底接触
   • 减少衬底噪声耦合

原型 3（0.7μm）的特殊版图考量：

• 高精度 ΔVBE 生成需要 ΔVBE 与 VBE 路径的严格匹配
• 电流镜的匹配通过大尺寸器件 + 共质心布局实现
• 积分电容使用 MIM 电容（高线性度、低电压系数）

---

F2. 衬底噪声隔离技术

温度传感器芯片上集成数字降采样滤波器，数字开关噪声通过衬底耦合至模拟前端。

噪声耦合机制：

1. 电源弹跳：数字电路瞬态电流通过电源线产生 IR 压降
2. 衬底注入：数字 NMOS 开关通过 P+ 接触向 P 型衬底注入空穴
3. 电容耦合：长距离并行走线间的寄生电容

Pertijs 原型中的隔离措施：

措施	效果	代价
独立模拟/数字电源焊盘	隔离电源噪声	增加引脚数
片内低压差稳压器	PSRR > 60dB	功耗、面积
P+ 保护环	降低衬底噪声 10-20dB	面积增加
深 N-well 隔离（若可用）	完全隔离	工艺依赖
版图分区（模拟-数字间距 > 50μm）	降低耦合	面积

效果验证：

• 无特殊隔离时，数字噪声可使 ADC 有效分辨率降低 2-3 bit
• 采用上述隔离后，原型 3 的实测噪声性能与纯模拟仿真一致
• 原型 2（CT）对噪声更敏感，需要更严格的隔离

---

F3. 三款原型的完整测试数据

Pertijs §7.1.6、§7.2.3、§7.3.9 给出了详细的测试结果。

原型 1 — 批量校准 CMOS 智能温度传感器：

参数	值
工艺	0.7μm CMOS
传感器核心面积	1.5 mm²
温度范围	−40°C 至 120°C
3σ 不准确度	±0.5°C（批量校准）
分辨率	0.01°C（100ms 转换时间）
功耗	50μA @ 3.3V
转换时间	100ms

原型 2 — 高精度 CT 智能温度传感器：

参数	值
工艺	0.5μm CMOS
传感器核心面积	4.5 mm²
温度范围	−50°C 至 120°C
3σ 不准确度	±0.5°C（单点修调）
分辨率	0.01°C（100ms）
功耗	30μA @ 3.3V
转换时间	100ms
特点	全 CT 实现，无 SC 电路

原型 3 — 最高精度 SC 智能温度传感器：

参数	值
工艺	0.7μm CMOS
传感器核心面积	4.5 mm²
温度范围	−55°C 至 125°C
3σ 不准确度	±0.1°C（ΔVBE 校准）
分辨率	0.005°C（100ms）/ 0.02°C（8ms）
功耗	75μA @ 3.3V
转换时间	64ms（N=2048）
校准方法	ΔVBE 校准 + 单温度修调

关键测试图表解读：

• 原型 3 的不准确度分布图（图 7.17）：16 个样品在全温区 ±0.1°C
• 自热测试：75μA × 3.3V = 247.5μW，在 SO8 封装中自热 < 0.05°C
• 电源灵敏度测试：VDD 从 2.5V 到 5.5V，读数变化 < 0.05°C

---

F4. 芯片面积分析与成本分解

Pertijs 书中未提供正式的面积分解，但可从版图描述和芯片照片估算。

原型 1 面积估算（1.5mm²）：

模块	面积占比	功能
BJT 前端 + 偏置	~25%	传感核心、电流源
CT 积分器 + V-I 转换	~20%	电荷平衡前端
数字降采样 + 控制	~25%	计数器、状态机
非易失存储器 + 修调	~15%	修调值存储
稳压器 + 基准	~10%	片上电源管理
其他（ESD、焊盘等）	~5%	接口

原型 3 面积估算（4.5mm²）：

模块	面积占比	功能
SC 前端 + 偏置	~20%	采样电容、开关、运放
精密偏置电路	~15%	调制偏置、电流 DAC
二阶 ΣΔ 调制器	~20%	两个积分器 + 反馈
降采样滤波器 (sinc²)	~20%	16 位累加器
校准晶体管 + 修调	~10%	QCAL + 存储
时钟生成 + 状态机	~10%	多相时钟、DEM、chopping
稳压器 + 其他	~5%	电源管理

面积优化趋势：

• 随着技术进步，数字部分面积大幅缩小，模拟核心缩小有限
• 0.18μm CMOS 中相同功能可缩减至 ~2mm²
• 主要面积瓶颈：MIM 电容、BJT 匹配阵列、非易失存储单元

---

参考文献

1. M. A. P. Pertijs, J. H. Huijsing, Precision Temperature Sensors in CMOS Technology, Springer, 2006, Ch. 7.
2. M. A. P. Pertijs, K. A. A. Makinwa, J. H. Huijsing, “A CMOS temperature sensor with a 3σ inaccuracy of ±0.1°C from -55°C to 125°C,” ISSCC Dig. Techn. Papers, Feb. 2005, pp. 238-239, 596.
3. A. Bakker, J. H. Huijsing, High-Accuracy CMOS Smart Temperature Sensors, Kluwer, 2000.

---

双向链接

本文链接到

• CMOS智能温度传感器原理 — 传感器前端原理
• CMOS温度传感器ΣΔADC与电路实现 — ΣΔ ADC 与电路实现
• Bakker芯片原型实现 — Bakker 芯片原型（用于对比）
• 双极晶体管大信号特性 — BJT 物理建模
• Pertijs Precision Temperature Sensors in CMOS Technology 深度解析 — 来源页

链接到本文

• CMOS智能温度传感器原理 — 精度目标
• CMOS温度传感器ΣΔADC与电路实现 — 原型 Benchmark
• Pertijs Precision Temperature Sensors in CMOS Technology 深度解析 — 来源页 Ch.7