HVES 高压能量存储谐振栅极驱动技术

HVES (High-Voltage Energy Storing) 是一种谐振式栅极驱动概念，在栅极充电路径中引入电感 $L$ 形成谐振拓扑，实现比传统方案 10 倍 的栅极电荷传递、+25% 的驱动速度提升以及 1.3 倍于 HVCS 的效率。基于 Seidel & Wicht (2021) Ch.4。

---

基本原理

HVES 栅极电荷传递

HVES 在栅极充电路径中引入电感 $L$，缓冲电容 $C_{Buf}$ 中的储能通过谐振转移到栅极节点 $V_{GS}$：

$$Q_{G,ideal}=\frac{C_{Buf}\cdot V_C^2}{V_{GSon}}\text{\hspace{1em}(4.1)}$$

• $Q_{G,ideal}$ 与电感 $L$ 无关（$L$ 只决定充电速度，不影响电荷量）
• $Q_G\propto V_C(0{)}^2$ → 高压下尤其有利
• 续流二极管 $D_{FW}$：将 $V_C$ 钳位至地
• 整流二极管 $D_R$：防止电荷从栅极回流

欠阻尼谐振模型（完整推导）

环路方程（存在 $R_{par}$）

栅极充电路径总电阻 $R_{loop}>0$ 时产生损耗，$Q_G$ 降低。

环路方程（Fig. 4.1b 等效电路）：

$$V_L+V_{DR}+V_{Rloop}+V_{GS}-V_C=0\text{\hspace{1em}(4.2)}$$

拉普拉斯域表示（$C_{Buf}$ 初始电压 $V_C(0)$）：

$$I_G(s)\left(Ls+R_{loop}+\frac{1}{s{C}_G}+\frac{1}{s{C}_{Buf}}\right)+V_{DR}=\frac{V_C(0)}{s}\text{\hspace{1em}(4.3)}$$

变换到时域（欠阻尼系统，${\omega }_r>0$）：

$$I_G(t)=\frac{V_C(0)-V_{DR}}{L}\cdot \frac{1}{{\omega }_r}{e}^{-\frac{R_{loop}}{2L}t}\cdot \sin ({\omega }_{r}t\cdot h(t))\text{\hspace{1em}(4.4)}$$

其中各参数定义：

参数	公式	物理意义
固有频率 ${\omega }_r$	$\sqrt{{\omega }_o^2-(R_{loop}/2L{)}^2}$	(4.5) 实际振荡频率
谐振频率 ${\omega }_o$	$\sqrt{1/(L{C}_{loop})}$	(4.6) 无阻尼谐振频率
等效环路电容 $C_{loop}$	$1/(1/C_G+1/C_{Buf})$	栅极电容与缓冲电容串联

传递电荷量（$V_{GSon}$ 达到时 $I_G(t)=0$ at $t=\pi /{\omega }_r$）：

$$Q_G={\int }_0^{\pi /{\omega }_r}{I}_G(t)dt\text{\hspace{1em}(4.7)}$$ $$V_{GSon}=\frac{Q_G}{C_G}\text{\hspace{1em}(4.8)}$$

关键结论

• $Q_{G,ideal}$ 与电感 $L$ 无关（$L$ 只决定充电速度，不影响电荷量）
• HVES 在 $R_{loop}=2\Omega ,4\Omega ,5\Omega$ 下仍提供显著更高的 $Q_G$
• $Q_G$ 对 $R_{loop}$ 的敏感性随 $R_{loop}$ 增大而降低
• 低 $V_C(0)<5$ V 时 HVES 仍有优势 → 适用于低压/高压 GaN 类型
• 适合集成电感（较高 $R_{loop}$）场景

非线性栅极电容处理

真实 GaN 晶体管 $C_G$ 非常数（Miller 效应导致非线性）：

• 等效线性电容 $C_{G,eq}=Q_G/V_{GSon}$ 可近似建模
• 栅极电流波形受非线性影响很小
• 驱动器包含小低压缓冲电容 $C_{DRV}$ 补偿栅压变化

电容面积与电压关系

$$C_{plate}=\frac{{\epsilon }_r\cdot {\epsilon }_o\cdot A}{d}\text{\hspace{1em}(4.9)}$$

• HVES 电荷传递 $\propto V_C(0{)}^2$，高压下尤其有利
• 对分立电容，体积 ≈ 电压的平方增长 → HVES 的高压优势更适用于集成电容

效率分析（含损耗推导）

$$\eta =\frac{C_G\cdot V_{GSon}^2}{C_{Buf}\cdot (V_C(0{)}^2-V_{C,min}^2)}\text{\hspace{1em}(4.10)}$$

• $V_{C,min}$：导通过程后 $C_{Buf}$ 上的剩余电压
• HVCS：$V_{C,min}$ 始终等于 $V_{GSon}$
• HVES 理论 $\eta =100\%$（$V_{C,min}=0$ V 时）
• 寄生电阻 $R_{par}$ 降低实际效率

替代效率公式（$V_{C,min}$ 未知时）

$${\eta }_{HVES}=\frac{E_{out}}{E_{out}+E_{loss,HVES}}=\frac{1}{1+\frac{E_{loss,HVES}}{0.5\cdot C_G\cdot V_{GSon}^2}}\text{\hspace{1em}(4.11)}$$

能量损耗来自栅极电流通过 $R_{par}$ 的焦耳热：

$$E_{loss,HVES}=E_{out}-E_{in}=R_{par}\cdot {\int }_0^{\pi /{\omega }_r}{I}_G^2(t)dt\text{\hspace{1em}(4.12)}$$

效率测量结果

$R_{par}$ 的组成与贡献：

组成部分	电阻值
电感 $L$ 寄生电阻	1.5 Ω
开关 $S$ 导通电阻	1.5 Ω
有源整流器	0.35 Ω
GaN 内部栅极电阻	1.5 Ω
总 $R_{par}$	~4.85 Ω

• HVES 效率比 HVCS 高 1.3 倍
• 再充电效率：非谐振再充电效率仅 50% → 总效率 $\eta \cdot {\eta }_{recharge}$
• 可通过谐振充电或电流源行为减少再充电损耗

---

驱动速度优势

• HVES 使用最小 $C_{Buf}$ 传递相同 $Q_G$ → 最高谐振频率 → 最快驱动速度
• 整流二极管 $D_R$ 阻止电荷回流 → 无栅极过冲
• 不带续流二极管时，$V_C(0)=100$ V → 1.7 ns 上升时间（比传统快 7 倍）

V_C(0) 对速度的详细影响（Fig. 4.5）

带 $D_{FW}$（Fig. 4.5a）：$V_C(0)$ 从 14.4 V 增至 100 V，速度增大

• 当 $D_{FW}$ 导通并短路 $C_{Buf}$ 时，速度提升受限
• $D_{FW}$ 仅在 Q 因子足够高、$V_C$ 放电至零以下时才激活
• $V_C(0)=100$ V 时上升时间约 5.8 ns（比传统 13 ns 快 50%）

无 $D_{FW}$（Fig. 4.5b）：$C_{Buf}$ 在全程栅极充电中保持有效

• $V_C(0)=100$ V 时上升时间仅 1.7 ns（比带 $D_{FW}$ 的 5.8 ns 快 50%）
• 相比传统 13 ns 上升时间，快 7 倍
• 代价：$C_{Buf}$ 需更大设计（部分能量留在带负电的 $C_{Buf}$ 中）
• 对全集成栅极驱动器更具挑战性

提高驱动速度的方案：

1. 更小 $C_{Buf}$ + 更高初始电压 $V_C(0)$ 补偿
2. 更低 $R_{loop}$（如提供更低 $R_{DS,on}$ 的开关）

三种设计场景（§4.1.5）

HVES 的 $C_{Buf}$ 设计有三种主要场景：

1. 最小 $C_{Buf}$ 面积（片上集成）

   • 更小 $C_{Buf}$ 减少外部元件数量
   • 实现栅极驱动器与 GaN 同芯片全集成
   • 高压 $C_{Buf}$ 和电感可在低压 $C_{DRV}$ 之上无面积惩罚实现

2. $C_{Buf}$ 片外放置

   • 通过调整 $C_{Buf}$ 和 $V_C(0)$ 调节栅极充电速度（如 EMI 原因）
   • 替代传统栅极电阻 $R_G$ 调速方法
   • 特别适用于片上集成时 $R_G$ 不可访问的场景

3. 大 $L_{loop}$ 场景

   • HVES 的快速特性允许栅极驱动距离 GaN 晶体管很远
   • 第 5 章将介绍驱动大栅极环路的 HVES 架构

---

固有电压钳位

$$V_{GSon}=V_C(0)\cdot \sqrt{\frac{C_{Buf}}{C_G}}\text{\hspace{1em}(4.13)}$$

• $V_{GSon}\propto V_C(0)$ → 缓解 GaN 最大栅压额定值保护要求
• 实测证实比例关系

---

电路实现

单极性/双极性/三电平架构

单极性操作

基本 HVES 架构（LC-tank + M_HVp + 有源整流器 + 低压缓冲器），基于半周期谐振振荡为 $C_G$ 充电。

双极性操作（§4.1.6, Fig. 4.8）

导通前 $C_G$ 预充负电压，关断时 $C_G$ 为正电压。能量在 $C_G$ 的正负极性间振荡 → 充分利用能量，理论效率 100%。

优缺点：

• 每次开关事件需双倍电荷量（从负到正 $V_{GS}$ 充电）
• 实际中非理想元件损耗需补充到谐振电路
• 高 Q 因子 HVES 谐振电路受益更大；Q 因子低时可能需更大 $C_{Buf}$

公式适配： 只需将 $|V_{GS}(0)|$ 加到初始缓冲电容电压 $V_C(0)$：

$$V_C(0):=V_C(0)+V_{GS}(0)$$

与 de Vries [10] 对比：de Vries 提出类似谐振栅极驱动架构，但 $C_{Buf}$ 恒压 → 未集成且不能利用 HVES 的 $V_C^2$ 优势。

三电平操作

• 栅极和源极各应用一个单极性驱动器 → 全桥架构
• HVES 仅需 2 根键合线（传统方案需 4 根）
• 可产生正、零、负 $V_{GS}$

面积节省方案：栅极和源极共享同一个 HVES 电路（仅需 M_HV Control 和有源整流器各两份），但最小导通/关断时间受高压电容再充电时间约束。

供电方案

方案	特点
隔离供电	$C_{HVp}/C_{HVn}$ 连接芯片地
非隔离 + $C_{HV}$ 电荷泵	两相位操作：电荷传递 + 再充电
$V_{DRV}$ 电荷泵	长关断时间/启动时供电，$I_{CP}=(V_{SUP}-V_{DCP}-V_{DRV})\cdot C_{CP}\cdot f_{CP}$

$V_{DRV}$ 电荷泵（Fig. 4.13）两相位工作：$C_{CP}$ 从 $V_{SUP}$ 再充电 → $C_{CP}$ 向 $V_{DRV}$ 放电。高压降产生 HVCS 效应 → 大量电荷传递。

计算示例（Eq. 4.14）：$C_{CP}=50$ pF, $f_{CP}=1$ MHz, $V_{SUP}=15$ V, $V_{DRV}=5$ V → $I_{CP}=0.5$ mA。效率与 LDO 相同（平均输入电流 = 平均输出电流），优势在于能以面积高效的方式在不同电压参考之间泵送电荷。

高侧操作（§4.2.3, Fig. 4.14）

高侧 GaN 晶体管源极 $S$ 电压上升时，$V_{+}$ 通过耦合电容 $C_{cpl}$ 拉低 $V_{SUP}$。小缓冲电容的高侧驱动器（HVES 典型场景）需要以下保护结构：

1. “V_HV Control” 块：防止 $C_{HVp}/C_{HVn}$ 放电
2. 钳位二极管 $D_{clp}$：防止 $V_{SUP}$ 低于 $S$ 节点电位（避免衬底二极管导通 → 闩锁风险）
3. $V_{SUP}$ 钳位电路：钳位至 25 V（相对源极），采用高压 NMOS + 齐纳二极管堆栈实现
4. $S$ 节点电压下降时：$C_{cpl}$ 放电并给 $V_{SUP}$ 充电
5. 低 $C_{cpl}$：对最小化耦合电流至关重要

子电路详细设计

$V_{HV}$ Control 电路（Fig. 4.15）

控制 $C_{HVx}$ 的再充电过程：

• 背靠背配置（$M_{NB1},M_{NB2}$）：防止 $V_{SUP}$ 降至 $V_{HVx}$ 以下时 $C_{HVx}$ 通过体二极管放电
• 低频/启动时：通过旁路电阻 $R_1=10k\Omega$ 直接充电
• GaN 开关导通/关断时断开 $V_{SUP}$ → 进入再充电模式（$M_{HV,EN}=0$）
• $M{N}_3$ 关断，$M{P}_1$ 通过自举二极管 $D_3$ 经 $C_1$ 将 $V_{G12}$ 连接到 $V_{SUP}$

$M_{HVx}$ Control 与有源整流器（Fig. 4.16）

$M_{HVx}$ 控制（底部电路）：

• $M_{HVx}$ 通过 $M{N}_2$ 导通（由电平移位器 $LS$ 控制）
• $D_2$：防止 $V_{GMHV}$ 上升时 $M{N}_2$ 栅极电容放电
• $D_3$：为 $M{N}_4$ 提供 5 V 过压保护
• $M{N}_2$ 关断时，“Charge Completion” 块将 $V_{GMHV}$ 拉到最终电平 $V_{5f}$ (5 V)
• 浮动供电 $V_{5f}$ 由两级级联串联稳压器生成：
  • 小 “Series Regulator 1” 快速重置大 “Series Regulator 2” 的 $C_1$ 至目标值
• $C_{B1}$ 高电压降 → 高电荷分配 → 基于 HVCS 概念（第3章）
• 相比 Fig. 3.3 输出级：$V_{5f}$ 主要从 $V_{HVx}$ 通过串联稳压器供电，非 $V_{DRV}$
• 缺点：串联稳压器偏置电流可显著影响效率（快速开关中影响较小）

有源整流器（顶部电路）：

• 低压晶体管 $M_{NR}$ 作为有源整流器
• $V_{HVx}$ 低于 GaN 栅极电压 $G$ 时，通过 $M{N}_6$ 和 $R_1$ 关断
• $R_1$ 提供短延迟使 $M_{NR}$ 在漏极电流归零前保持导通
• $M{N}_7$ 的栅极由 $M{P}_7$ 保护
• $V_{HVx}$ 上升 → 级联 $M{N}_7$ 关断，$G_{MN6}$ 通过 $R_2$ 拉至 $V_{5f}$
• 开关周期结束时，$M_{HVx}$ 关断，$M{P}_8$ 短接 $R_2$ 加速 $M{N}_6$ 激活

---

设计指南

最小 $L_{HVx}$ 尺寸规则

$L_{HVp}$ 过小会导致不希望电流流入 $V_{DRV}$：

$$L_{HVp}<L_{par}\left(\frac{V_{HVp}(0)}{V_{DRV}}-1\right)\Rightarrow \text{电流倒灌}$$

示例：$L_{par}=6$ nH, $V_{HVp}=15$ V, $V_{DRV}=5$ V → $L_{HVp}\ge 12$ nH

更小 $L_{HVx}$ 可提高速度，但违反此规则会触发电压额定违规。第5章架构无此限制。$L_{HVx}$ 过小 → 低 Q 因子 → HVCS 可能更优。

Miller 效应电荷补偿

Miller 效应导致 $Q_G$ 变化：

参数	值
$Q_{ov}$ 变化（$V_{+}$ 从 100 V → 400 V）	0.5 nC
无 $C_{DRV}$ 时 $\Delta V_{GS}$ 过冲	~1 V
有 $C_{DRV}=3.6$ nF, $C_G=0.62$ nF 时 $\Delta V_{GS}$	120 mV

小低压缓冲电容 $C_{DRV}$ 有效补偿栅压变化，是 HVES 电路设计的关键组成部分。

---

实验结果

芯片实现

参数	值
工艺	0.18 μm BCD
$2\times L_{HVx}$	12.5 nH（3 μm 厚铜，堆叠在 $2\times C_{HVx}$ 上）
$2\times C_{HVx}$	0.6 nF
$C_{DRV}$	3.4 nF
堆叠总覆盖面积	1.44 mm²（无面积惩罚）
有源芯片总面积	~5.2 mm²
最大栅极电荷	11.6 nC
峰值源极电流 $I_{G,source,max}$	1.5 A
峰值漏极电流 $I_{G,sink,max}$	1.3 A

栅极电荷传递验证（Fig. 4.19）

• 单极性操作（单芯片侧）
• 实测 $C_G=1.6$ nF（GaN 栅极）和 $C_G=2.7$ nF（模拟较大栅极）
• 实测栅极电荷最高 11 nC，与 Eq. 4.7 计算值非常吻合

双脉冲测试（Fig. 4.21）

• GaN GIT，三电平模式，$V_{+}=100$ V，$I_L=10$ A
• 隔离供电
• $V_{SW}$ 转换：上升 >80 V/3 ns，下降 >80 V/2.8 ns

$V_{DRV}$ 电荷泵验证（Fig. 4.22）

参数	值
电荷泵频率	1.2 MHz
$C_{CP}$（外部）	270 pF
$I_{CP}$（$V_{SUP}=12$ V）	~2.4 mA
功能	支持长关断时间/启动

启动时序：串联稳压器提供 $V_{DRV}$ → $DRIV{N}_n$ 复位为 “high” → $V_{GS}$ 为负栅压 → ”$V_{DRV}$ CP” 接管供电。三电平模式不需要负栅压，启动程序可省略。

HVES 局限性（§4.4.1）

1. 驱动速度受初始 $V_C$ 限制：$V_{HVx}$ 受工艺最大额定电压限制，更高电压→器件更大
2. 栅极过冲：驱动器输出电容（整流二极管 $D_R$）导致过冲/欠冲；小 $L_{loop}$ 时很低
3. 最小 $L_{HVx}$ 尺寸：过小会触发电压额定违规（详见设计指南）

---

技术对比

HVCS vs HVES vs Conventional

Table 4.1 三种缓冲电容实现方法对比：

特性	Conventional	HVCS	HVES
$C_{Buf}$ 尺寸	−	o	+
栅极驱动速度	−	o	+
小 $L_{loop}$ 性能	o	+	−
效率	+	−	+
复杂度	+	o	−

适用场景判断

场景	推荐方案	原因
极低 $Q_G$	传统方案	最低复杂度，无高压器件
中等 $Q_G$	HVCS	显著减少芯片面积
高 $Q_G$	HVES	最小 $C_{Buf}$，最优效率，最佳速度
Q 因子 < 0.7	HVCS	EMI 限制或低 Q 时 HVES 优势减弱

与现有技术详细对比

Table 4.2 本工作与已有技术对比：

参数	本工作	ISSCC’17 [1]	ISSCC’16 [12]	JSSC’15 [3]	ISSCC’15 [13]	ISSCC’12 [14]
Technology	0.18 μm BCD	0.18 μm BCD	0.35 μm BCD	0.18 μm BCD	0.35 μm BCD	GaN/Sapphire
Max. $I_G$	1.5 A	1.3 A	n.r.	n.r.	n.r.	30 mA
Bipolar gate	Yes	No	No	No	No	Yes
Three-level	Yes	No	No	No	No	No
GaN GIT support	Yes	Yes	No	No	No	Yes
Buffer caps	3.6 nF + 2×0.6 nF	1.7 nF+0.6 nF	n.r.	72.6 pF+18.4 pF	n.r.	0
Max. $Q_G$	11.6 nC	11 nC	133 pC	246 pC	133 pC	n/a
Buffer cap area	2.9 mm²	1.4 mm²	0.718 mm²	0.065 mm²	0.15 mm²	0
$Q_G$/cap area	4 nC/mm²	7.6 nC/mm²	0.19 nC/mm²	3.8 nC/mm²	0.9 nC/mm²	n/a
Max. $V_{SW}$ slew	80 V/3 ns	80 V/2.8 ns	n.r.	40 V/1.5 ns	40 V/1.2 ns	20 V/1 ns

n.r. = Not reported。本工作是唯一提供三电平栅极电压的全集成栅极驱动器。

相同有源芯片面积下的 $Q_G$ 对比

• HVES 驱动器（Fig. 4.9）有源面积 2.3 mm²（电容 1.44 mm²）
• HVES 最高传递 11.6 nC（传统仅 1.2 nC，约 10 倍）
• 足以驱动大多数商用 GaN 晶体管

---

未来展望（§6.2）

主动栅极控制（Fig. 6.1）

HVES 基础上通过并联栅极充电路径（多个中间线圈抽头）实现主动栅极控制：

• 不同抽头 → 不同栅极速度行为
• 开关转换整形可优化损耗和 EMC
• 同样可用于 GaN 晶体管源极侧（双极性操作）

栅极电压电平控制（Fig. 6.2）

通过改变高压晶体管 $M_{HVp}$ 的导通脉冲宽度实现栅压控制：

• 重新排列电感 $L_{HVp}$ 和续流二极管 $D_{FWp}$（与 Fig. 4.9 相比）
• $C_{HVp}$ 放电程度决定传递到栅极的能量比例
• 可选项：$C_{HVp}$ 节点 ($V_{HVp}$) 保持恒压源 → 能量传递由 $M_{HVp}$ 导通时间决定
  • 省去 $V_{HV}$ Control 块
  • $V_{HVp}$ 高压 → 快速栅极充电
  • 恒压源避免每周期对 $C_{HVp}$ 再充电损耗 → 提高效率（§4.1.3）
  • 代价：稳压 $C_{HVp}$ 的缓冲电容需较大且通常是分立元件

Buck/Boost 模式

• 本书 HVES 工作在 Buck 模式（$V_C(0)>5$ V）
• HVES 在 Boost 模式（$V_C(0)<5$ V）也有优越的 $Q_G$ 传递能力
• Boost 模式对低压驱动器设计有意义 → 栅极驱动电压可高于供电电压

其他应用

• HVES 可应用于硅或 SiC 晶体管（栅极电荷在适合范围内）
• 可能适用于高度集成电荷泵电路

---

与已有知识库的关联

• 栅极驱动基础与功率级设计 — 前置基础知识（谐振驱动原理）
• HVCS高压电荷存储栅极驱动技术 — HVCS 概念（$Q$ 因子低时更优）
• 大栅极环路与寄生电感利用技术 — HVES 在大栅极环路场景的扩展
• GaN功率晶体管栅极驱动特性 — GaN 晶体管的 HVES 驱动需求
• Class-D栅极驱动电路 — 谐振驱动概念的互补视角
• 栅极驱动器供电与信号传输技术 — HVES 的供电方案基础
• Achim Seidel — HVES 概念的提出者
• Bernhard Wicht — HVES 概念的合著者