ESD芯片设计综合与架构
📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.2，系统介绍半导体芯片 ESD 综合的完整方法论——电气/热/空间连接性分析、输入保护网络、电源钳位网络、轨到轨网络、保护环、焊盘下结构，以及混合信号架构中的域间 ESD 网络设计。
前后关系
前置知识：
- ESD度量指标与设计策略 — ESD 设计策略
- CMOS工艺与器件 — CMOS 工艺基础
本书内部链条：
- ESD度量指标与设计策略 → ESD芯片设计综合（本文）→ MOSFET ESD设计
外部关联：
- IC电磁兼容建模技术 — IC 级 EMC 建模
1. 半导体芯片 ESD 综合
1.1 三维连接性分析
ESD 保护网络的设计需要同时考虑三个维度的连接性：
| 维度 | 内容 | 设计目标 |
|---|---|---|
| 电气连接 | ESD 电流路径的电气拓扑 | 低阻路径、正确钳位 |
| 热连接 | ESD 器件的热耦合 | 均匀热分布、避免热点 |
| 空间连接 | 保护器件的物理布局 | 最小面积、最短路径 |
1.2 ESD 综合流程
芯片 ESD 综合：
├── 1. 引脚分配与 ESD 需求定义
├── 2. 保护器件选型（二极管/MOSFET/SCR）
├── 3. 输入保护网络拓扑设计
├── 4. 电源钳位网络设计
├── 5. 轨到轨网络设计
├── 6. 保护环与衬底接触设计
├── 7. 焊盘下结构设计
├── 8. 混合信号域间隔离
└── 9. 金属布线与电流分布优化
2. ESD 输入保护网络
2.1 基本拓扑
输入保护网络的基本结构：
I/O Pad ──── R_series ──── Internal Circuit
│ │
├── D1 ── VDD ├── D2 ── VSS
│ (上拉二极管) │ (下拉二极管)
│ │
└── 栅极保护 ──────────────┘
2.2 保护网络类型
| 类型 | 结构 | 优势 | 劣势 |
|---|---|---|---|
| 二极管钳位 | I/O→VDD/VSS 二极管 | 简单、低电容 | 钳位电压较高 |
| MOSFET 钳位 | NMOS/PMOS 栅接地 | 低钳位电压 | 电容较大 |
| 电阻+二极管 | 串联电阻+二极管 | 改善均匀性 | 面积增加 |
| 传输门 | TG 串联 | 信号透明 | 需要偏置 |
2.3 串联电阻设计
串联电阻 的作用：
- 限制流入内部电路的 ESD 电流
- 与保护二极管配合实现电压分压
- 典型值：
3. ESD 电源钳位网络
3.1 放置规则
电源钳位网络的放置规则：
- 每个电源域必须有至少一个 VDD-VSS 钳位
- 钳位间距应小于电源总线的特征长度
- 大芯片需要多个钳位段（segment）
- 钳位应靠近 I/O 环放置
3.2 钳位类型
| 类型 | 触发方式 | 响应速度 | 钳位电压 |
|---|---|---|---|
| RC 触发 | RC 延迟检测 dV/dt | ~ns | 可设计 |
| 栅耦合 | 电容耦合栅极 | ~ns | |
| 二极管串 | 正向偏置二极管链 | 瞬时 | |
| SCR | 寄生 SCR 触发 | ~ns | |
| MOSFET | 栅接地/栅接电源 | ~ns |
3.3 电源钳位设计约束
其中 为正常工作电压， 为电源纹裕量。
4. ESD 轨到轨网络
4.1 概念
轨到轨（rail-to-rail）网络连接不同电源域之间的 ESD 保护：
- VDD_A → VDD_B 钳位（不同电压域之间）
- VSS_A → VSS_B 连接（不同地之间）
4.2 设计考虑
- 正常工作时不导通（高阻态）
- ESD 事件时提供低阻电流路径
- 需要处理不同电压域的电位差
5. 保护环设计
5.1 保护环类型
| 类型 | 结构 | 功能 |
|---|---|---|
| 衬底保护环 | p+ 扩散环绕 N-well | 收集衬底电流 |
| 阱保护环 | n+ 扩散在 N-well 中 | 收集空穴电流 |
| 双保护环 | p+ + n+ 组合 | 防止闩锁 |
| 深 N-well 保护环 | DNW 环绕 | 隔离噪声 |
5.2 设计规则
- 保护环宽度：（最小）
- 保护环到器件间距：
- 衬底接触间距：（ESD 要求更密）
6. 焊盘下结构
6.1 焊盘下 ESD 结构
在 I/O 焊盘下方放置 ESD 保护器件：
- 节省 I/O 环面积
- 缩短 ESD 电流路径
- 需要注意焊盘寄生电容对信号的影响
6.2 设计约束
- 焊盘金属与保护器件的对准容差
- 焊盘探针测试的可达性
- 焊盘电容对高速信号的影响
7. 混合信号架构 ESD
7.1 域间信号线 ESD 网络
混合信号芯片中不同域之间的 ESD 隔离：
| 域间类型 | ESD 挑战 | 解决方案 |
|---|---|---|
| 数字-模拟 | 数字噪声耦合到模拟域 | 保护环 + 域间钳位 |
| 高压-低压 | 高压域 ESD 电流流入低压域 | 电平移位钳位 |
| RF-数字 | RF 信号敏感 | 隔离 + 滤波 |
| 外部-内部 | 不同电源域 | 域间二极管串 |
7.2 隔离策略
- 保护环隔离：深 N-well + 衬底接触环
- 域间钳位：二极管串/RC 触发钳位
- 电源域隔离：独立电源钳位 + 域间 ESD 路径
- 信号线隔离：串联电阻 + 并联二极管
参考文献
- S. H. Voldman, ESD: Circuits and Devices, 2nd ed., Wiley, 2015, Ch.2.
相关页面
- ESD度量指标与设计策略 — ESD 设计策略
- MOSFET ESD设计 — MOSFET ESD 器件设计
- ESD二极管设计 — 二极管 ESD 器件设计
- ESD电源钳位网络 — 电源钳位详细设计
- CMOS工艺与器件 — CMOS 工艺基础
- ESD Circuits and Devices 深度解析 — 来源页