此标签下有1条笔记。
Class-D数字应用与DSP
“数字放大器”是对Class-D放大器的常见误称——绝大多数Class-D设计本质上是模拟电路，仅在特定环节利用数字电路的优势（高速、噪声免疫、低功耗）。本章讨论FPGA在Class-D中的管家功能、数字输入接口、开环前馈校正方案，以及全数字闭环放大器的关键技术——低延迟ADC。 22.1 Class-D放大器的模拟/数字边界 22.1.1 “数字放大器”的误区 数字：仅逻辑状态（高/低）和时序携带信息，绝对电压不重要。 模拟：绝对电压携带信息和噪声。 参考设计的信号路径分析： 电路段性质原因输入→PWM比较器纯模拟音频信号为时变模拟电压PWM比较器→栅极驱动器近似数字信息在逻辑状态和时序中...