采样开关与跟踪保持电路

概述

EE247 Lectures 16-17 聚焦于 ADC 前端的关键电路——采样开关和跟踪/保持（Track & Hold, T/H）电路。采样过程中引入的误差（电荷注入、时钟馈通、采样抖动）直接限制了 ADC 的精度上限。

---

采样开关

基本结构

• NMOS 开关：简单、导通电阻随 V_in 变化（R_on ∝ 1/(V_GS-V_th)）
• CMOS 互补开关（Transmission Gate）：NMOS+PMOS 并联 → 导通电阻平坦化
• 导通电阻：$R_{on}=\frac{1}{\mu C_{ox}(W/L)(V_{GS}-V_{th})}$

电荷注入（Charge Injection）

慢时钟模型（clock fall_time >> device speed）：

• 沟道中载流子有充分时间回流到信号源
• 仅剩余：时钟馈通（通过 C_ov 的容性耦合）
• 误差：$\Delta V=\frac{C_{ov}}{C_{ov}+C_s}\cdot \Delta V_G$

快时钟模型（clock fall_time << device speed）：

• 沟道电荷来不及回流 → 平均分配至源端和漏端
• 误差：$\Delta V=\frac{Q_{ch}}{2C_s}=\frac{WL{C}_{ox}(V_{DD}-V_{in}-V_{th})}{2C_s}$
• ΔV 与 V_in 有关 → 信号相关失真

时钟馈通（Clock Feedthrough）

• 通过栅-源/栅-漏交叠电容 C_ov 耦合时钟跳变到保持电容
• $\Delta V=\frac{C_{ov}}{C_{ov}+C_s}\cdot \Delta V_G$
• 例：W=10μm, L=0.18μm, C_ov=0.1fF/μm, C_s=1pF → 馈通 ~0.1%

误差缓解技术

CMOS 互补开关：NMOS 和 PMOS 的电荷注入相反 → 部分抵消

Dummy 开关：用半尺寸 dummy 吸收沟道电荷

底极板采样（Bottom-Plate Sampling）：

• 采样开关连接到电容底极板
• 顶板连接到运放输入端（固定电压）
• 沟道电荷注入到信号源而非保持电容
• 对信号相关注入不敏感 → 极大改善线性度

📘 Allen 3e 补充（§4.1 MOS 开关深度建模）

Allen 提供了比 EE247 讲义更系统的 MOS 开关理论框架，包括开关建模和设计公式：

开关通用模型（Fig. 4.1-1）：

• $r_{ON}$、$r_{OFF}$、$V_{OS}$（通态小偏移电压）、漏电流 $I_{OFF}$
• 寄生电容组：$C_A$、$C_B$（到地）、$C_{AB}$（跨接）、$C_{AC}$/$C_{BC}$（控制端到开关端 → 电荷馈通根源）

导通电阻建模（Allen 核心贡献）：

• 线性区：$r_{ON}=\frac{L}{K^{\prime }W(V_{GS}-V_T-V_{DS})}$
• NMOS 的 V_in 相关性：$V_{GS}=V_G-V_{i}n$，$V_{BS}$ 变化 → 体效应使 $V_T$ 随 $V_{i}n$ 变化
  • $V_{i}n$ 接近 $V_{DD}$ 时 $r_{ON}$ 急剧增大 → 信号相关失真
  • $V_{i}n=0$ 时 $r_{ON,min}=L/[K^{\prime }W(V_{DD}-V_T)]$
  • $V_{i}n$ 接近 $V_{DD}-V_T$ 时 NMOS 关断
• PMOS 互补特性：$V_{i}n=0$ 时 $r_{ON}$ 最大，$V_{i}n$ 高时 $r_{ON}$ 最小
• CMOS 传输门导通电阻（并联互补）： $r_{ON,eq}\approx \frac{1}{{\mu }_n{C}_{ox}(W/L{)}_n(V_{DD}-V_{in}-|V_{Tn}|)+{\mu }_p{C}_{ox}(W/L{)}_p(V_{in}-|V_{Tp}|)}$
  • 设计原则：${\mu }_n(W/L{)}_n\approx {\mu }_p(W/L{)}_p$ → 全摆幅平坦 $r_{ON}$

Allen 电荷馈通公式：

• $\Delta V=\frac{C_{OV}}{C_{OV}+C_L}(V_{DD}-V_{SS})$
• 包含控制和馈通寄生建模，优于简单 W·C_ov 近似

开关速度约束：

• $t_{ON}\propto r_{ON}{C}_L$，大电容负载需低 $r_{ON}$（宽 W/L）
• 宽 W/L → 大 $C_{OV}$ → 更多电荷馈通 → 精度-速度权衡

---

跟踪保持电路

为什么需要 T/H

• 为 ADC 提供稳定的采样值
• 减少孔径不确定性对 SNR 的影响
• 允许 ADC 在保持模式下完成量化

T/H 架构

特性	开环 T/H	闭环 T/H
速度	高	中等
精度	一般（开关非线性）	高（运放负反馈）
功耗	低	中等
结构复杂度	简单	较复杂

孔径误差（Aperture Error）

孔径延迟（Aperture Delay）：

• 从采样指令到开关实际关断的延迟
• 常数延迟可容忍（类似于传输延迟）

孔径抖动（Aperture Jitter）：

• 采样时刻的不确定性
• 对 SNR 的限制：$SN{R}_j=-20\log (2\pi f_{in}{\sigma }_j)$
• 例：f_in = 100MHz, σ_j = 1ps → SNR_j = 64dB（约 10.4 ENOB）
• 例：f_in = 1GHz, σ_j = 0.5ps → SNR_j = 44dB（约 7 ENOB）
• 高频输入时，孔径抖动成为关键限制

保持模式馈通（Hold-Mode Feedthrough）

• 输入信号通过开关的寄生电容 C_gs/C_gd 耦合到保持节点
• 限制高频隔离度
• 缓解：加 dummy 开关（半尺寸、反相时钟驱动）

实际 T/H 电路结构

• 翻转 T/H（Flipped T/H）：bootstrapped 开关 + 保持电容
• 伪差分 T/H：两路单端 + 差分量测
• 全差分 T/H：抑制共模噪声、偶次失真，摆幅 2×

---

T/H 与 ADC 协同设计

• T/H 的建立时间决定了 ADC 的采样率上限
• T/H 噪声（kT/C + 运放噪声）必须小于 ADC 1/2 LSB
• T/H 线性度（特别是采样开关的 V_in 相关性）直接影响 ADC SFDR
• 设计流程：确定 ADC 精度 → 分配各误差预算 → 设计 T/H

---

双向链接

• 数据转换器基础
• Flash ADC与比较器设计
• 流水线ADC架构
• DAC架构与动态性能
• 开关电容积分器与SC滤波器
• 集成电路噪声分析
• kTC噪声与模拟动态范围
• 采样理论基础
• Barkely EE247 课程讲义深度解析

---

📘 Baker 3e 补充（Ch.25 MOSFET 开关的电荷注入模型与 S/H 电路）

Baker 对采样开关与 T/H 电路的独特贡献在于电荷注入的定量模型和采样保持电路的完整 SPICE 验证。

1. 电荷注入的详细分量模型（Ch.25）—— Baker 的独特内容

与 EE247 和 Allen 均只给出定性描述不同，Baker 给出了电荷注入的解析表达式和SPICE 验证：

• 沟道电荷总量：$Q_{ch}=WL{C}_{ox}(V_{GS}-V_{THN})$
• 快关断模型（${\tau }_{fall}\ll {\tau }_{channel}$）：$Q_{ch}$ 平均分配至源端和漏端，$\Delta V=Q_{ch}/(2C_s)$
• 慢关断模型（${\tau }_{fall}\gg {\tau }_{channel}$）：$Q_{ch}$ 回流至输入源，仅剩时钟馈通
• 信号相关性：$\Delta V\propto (V_{DD}-V_{in}-V_{TH})$ → 产生与输入信号相关的非线性失真

2. 电荷注入缓解技术的 SPICE 验证

Baker 使用 SPICE 定量验证各种缓解技术的效果：

缓解技术	原理	Baker SPICE 验证结果
CMOS 互补开关	NMOS + PMOS 相反极性抵消	注入减小约 10×
Dummy 开关	半尺寸 dummy 吸收沟道电荷	精度取决于时序匹配
底极板采样	开关接电容底极板，顶板固定	最有效——注入到信号源
差分结构	共模注入被抵消	抑制共模注入约 40 dB

3. S/H 电路的 SPICE 仿真（Ch.25）

Baker 给出了完整的采样保持电路 SPICE 网表和仿真结果：

• 跟踪模式 AC 分析：显示 T/H 在跟踪模式下的带宽（受 $R_{on}{C}_s$ 限制）
• 保持模式隔离度：通过开关寄生电容的馈通随频率增加而恶化
• kT/C 噪声验证：仿真采样噪声并与理论值 $kT/C_s$ 对比

Baker 的采样开关 vs 其他教材：EE247 侧重采样开关在 ADC 前端的应用；Allen §4.1 提供 MOS 开关的系统建模和导通电阻设计公式；Baker 的独特价值在于电荷注入的定量解析模型和完整的 SPICE 验证。

关联页：Baker CMOS 电路设计版图与仿真 深度解析 §25