此标签下有5条笔记。
两步式增量ADC架构
两步式增量ADC架构 两步式增量 ADC 将同一模数转换硬件分时复用为粗量化和细量化两步，使二阶 IADC（IADC2）的性能接近三阶 IADC（IADC3），而功耗几乎不变。由 Chen/Temes 等在 AACD 2015 提出。 核心思想 增量 ADC 中，前馈环路滤波器在转换结束时将残差电压存储在最后一级积分器输出端。利用这一残差，可以通过重配置硬件进行二次细量化： 第一步（M1 周期）：IADC2 粗量化，残差 VRES 存于 INT2 第二步（M2 周期）：INT2 转为保持放大器，INT1 复位后采样 VRES，电路重配为 IADC1 进行细量化 噪声整形性能 两步式 I...
Chen 2016 Micropower Two-Step Incremental Analog-to-Digital Converters 深度解析
Chen 2016: Micropower Two-Step Incremental ADCs 来源: C.-H. Chen, Y. Zhang, T. He, G.C.
子区式ADC与循环ADC
子区式 ADC 与循环 ADC 概述 EE247 Lecture 21 介绍了介于 Flash 和 Pipeline 之间的两种 ADC 架构：子区式（Subranging）/两步式 ADC 和算法（Algorithmic）/循环（Cyclic）ADC。它们通过时间换面积的方式在速度和复杂度之间取得折衷。 子区式/两步式 ADC 基本原理 第一步（粗量化）：B1 位 Flash ADC 快速得到高有效位 中间处理：DAC 将量化结果转回模拟 → 减法器得到余量 → 放大器放大 第二步（细量化）：B2 位 Flash ADC 量化放大后的余量 总分辨率：B = B1 + B2 比较器总数：2^B...
IADC设计实例22-bit单比特与两步式
IADC 设计实例：22-bit 单比特与两步式 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§12.5 核心内容：两个完整的 IADC 设计实例——22-bit 单比特三阶 IADC（Quiquempoix 2006，展示了旋转电容 DEM、分形序列失调消除、改进型 Sinc 滤波器等关键技术）和两步式 IADC（Chen 2015，展示了 N→2N-1 的放大器节省技术，65nm/10.7μW/99.8dB DR）。 参考文献：Quiquempoix et al.
多级IADC与扩展计数ADC
多级 IADC 与扩展计数 ADC 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§12.4 核心内容：当单级 IADC 受限于低 OSR 时，通过多级级联（MASH）或两步式操作以更简单的电路实现更高的噪声整形阶数——扩展计数 ADC 利用第一级最后积分器输出作为残差馈入第二级，实现近乎免费的精度提升。 参考文献：Harjani & Lee (1998), IEEE TCAS-II; Agah et al.