CT-ΔΣ 过量延迟分析与补偿

过量延迟（Excess Loop Delay, ELD）是 CT-ΔΣ 调制器中最突出的非理想性。量化器及 DEM 逻辑的有限延迟破坏了脉冲不变变换的前提，使 NTF 偏离设计值甚至导致失稳。Pavan 提出的基于 Taylor 级数的 ELD 补偿方法避免了繁琐的 s↔z 域变换，可系统化处理任意阶数和任意 DAC 脉冲形状。

前后关系

上下文：在 Ch.8 中，CT-ΔΣ 调制器设计基于脉冲不变变换，假设 DAC 脉冲在采样时刻前完整输出。然而实际电路中（图 9.1），量化器采样（clk_adc）后需时间完成再生和 DEM 逻辑，DAC（clk_dac）只能在若干延迟后启动。这个延迟破坏了设计假设。

相关概念：

CT-ΔΣ调制基础与一阶CT-MOD1 — 脉冲不变变换是 CT-ΔΣ 设计的理论基础
高阶CT-ΔΣ调制与DAC脉冲形状效应 — DAC 脉冲矩方法，ELD 补偿的数学工具
CT-ΔΣ设计实例 — 展示了无 ELD 补偿的 CT 系数求解流程
CT-ΔΣ比较器亚稳态分析 — 比较器延迟是 ELD 的主要来源之一

后续章节：

Ch.9 §9.2-§9.6 讨论其他非理想性
Ch.10 给出 ELD 补偿 DAC 的电路实现方式

原理介绍

ELD 的物理来源

如图 9.1 所示，量化器由 ADC（比较器）和 DAC 级联实现：

ADC 再生延迟：比较器（如 StrongARM 锁存）的再生时间与输入幅度成反比
DEM 逻辑延迟：多比特量化器中，DWA/DEM 算法引入组合逻辑延迟
DAC 建立时间：DAC 需满足建立时间要求

综合结果：clk_dac 必须相对于 clk_adc 延迟 $t_{d}$ 个时钟周期。

CT-MOD1 的 ELD 效应（§9.1.1）

考虑归一化一阶 CT-ΔΣ 调制器（图 9.2），NRZ DAC，过量延迟 $t_{d}$ 。

脉冲响应：环路滤波器输出（断裂环路，采样）：

l [n] = {0, 1 - t_{d}, 1, 1, \dots}

相比于理想响应 ${0, 1, 1, 1, \dots}$ ，第一个采样点从 1 变为 $1 - t_{d}$ 。

环路增益和 NTF：

L (z) = \frac{z ^{- 1}}{1 - z ^{- 1}} + t_{d} z^{- 1} \cdot \frac{1}{1 - z ^{- 1}} + \frac{t _{d} z ^{- 1} + ( 1 - t _{d} ) z ^{- 2}}{( 1 - z ^{- 1} ) ^{2}}

NTF (z) = \frac{1}{1 + L ( z )} = \frac{z - 1}{1 + t _{d} + ( z - 1 )} \cdot \frac{1}{z - \frac{t _{d}}{1 + t _{d}}}

关键结论：

系统阶数从 1 增至 2（增加的极点来自 DAC 延迟）
极点随 $t_{d}$ 增大向单位圆移动， $t_{d} = 1$ 时落在单位圆上（临界稳定）
带内 NTF 幅度不变（ $∥ NTF (e^{j 0}) ∥ = 0$ 与 $t_{d}$ 无关）

补偿方法（图 9.4）：在积分器旁并联增益为 $t_{d}$ 的直接路径。物理本质是在环路增益中添加零点以改善相位裕度。

l_{comp} [n] = {0, t_{d}, 0, 0, \dots} + {0, 1 - t_{d}, 1, 1, \dots} = {0, 1, 1, 1, \dots}

重要事实：经过补偿后只有采样值相等，连续时间波形并不相等——这对 NTF 恢复已经足够。

不同 DAC 脉冲的 ELD 容忍度（图 9.6）：

NRZ DAC：可容忍 $t_{d} < 1$ 但需直接路径
RZ DAC：可容忍 $t_{d} < 0.5$ （半周期内脉冲已回零）
Impulsive DAC：可容忍 $t_{d} < 1$ （脉冲宽度趋近于零）

CT-MOD2 的 ELD 效应（§9.1.2）

二阶 CT-ΔΣ 调制器（图 9.7），NRZ DAC，理想 $t_{d} = 0$ 时 NTF = $(1 - z^{- 1})^{2}$ 。

环路滤波器传输函数：

L_{CT} (s) = \frac{1.5}{s} + \frac{1}{s ^{2}}

含延迟后， $1/ s$ 和 $1/ s^{2}$ 路径的采样 z 变换分别为：

Z {p (t - t_{d}) * \frac{1}{s}} = \frac{( 1 - t _{d} ) z ^{- 1} + t _{d} z ^{- 2}}{( 1 - z ^{- 1} ) ^{2}}

Z {p (t - t_{d}) * \frac{1}{s ^{2}}} = \frac{( 0.5 - t _{d} + 0.5 t _{d}^{2} ) z + 0.5 ( 1 - t _{d}^{2} )}{( z - 1 ) ^{2}} - \frac{z ^{- 1} + t _{d} ( 1 - 0.5 t _{d} ) z + 0.5 t _{d}^{2}}{( z - 1 ) ^{2}}

极点轨迹（图 9.8）： $t_{d} > 0.3$ 时极点移出单位圆，系统不稳定。MSA 随 $t_{d} \to 0.3$ 急剧下降。

补偿方法（图 9.9）：在量化器旁添加直接路径增益 $\hat{k}_{0}$ ，重新求解系数方程组：

令环路脉冲响应采样与 DT 原型 L(z) = (2z - 1)/(z - 1)^2 匹配：

\hat{k}_{0} z^{- 1} + \hat{k}_{1} \frac{( 1 - t _{d} ) z ^{- 1} + t _{d} z ^{- 2}}{( 1 - z ^{- 1} ) ^{2}} + \hat{k}_{2} \frac{( \dots )}{( z - 1 ) ^{2}} = \frac{2 z - 1}{( z - 1 ) ^{2}}

求解得到：

\hat{k}_{2} = 1, \hat{k}_{1} = 1.5 - t_{d}, \hat{k}_{0} = 1.5 t_{d} - 0.5 t_{d}^{2}

注意： $1/ s^{2}$ 路径增益不变；直接路径增益随 $t_{d}$ 增大而增大。

高阶 CT-ΔΣ 的 ELD 系统化补偿（§9.1.3）

上述 s↔z 变换方法在二阶时已显繁琐。Pavan [2] 提出基于 Taylor 级数的 ELD 补偿方法，从根本上避免了域变换。

核心思想：考虑 $N$ 阶 CIFF 拓扑（图 9.10-9.11），延迟 $t_{d}$ 后的 $1/ s^{N}$ 路径输出 $ϕ_{N} (t - t_{d})$ 可通过 Taylor 级数展开为无延迟输出 $ϕ_{N} (t)$ ：

ϕ_{N} (t) = ϕ_{N} (t - t_{d} + t_{d}) = i = 0 \sum N - 1 \frac{t _{d}^{i}}{i !} ϕ_{N - i} (t - t_{d})

其中 $ϕ_{N - i} (t - t_{d})$ 正是前级积分器的输出。

三阶 CIFF 示例（ $N = 3$ ）：

ϕ_{3} (t) = ϕ_{3} (t - t_{d}) + t_{d} \cdot ϕ_{2} (t - t_{d}) + \frac{t _{d}^{2}}{2} \cdot ϕ_{1} (t - t_{d})

无延迟环路滤波输出：

ψ (t) = k_{3} ϕ_{3} (t) + k_{2} ϕ_{2} (t) + k_{1} ϕ_{1} (t)

使用 Taylor 展开代入：

k_{3} ϕ_{3} (t) = k_{3} [ϕ_{3} (t - t_{d}) + t_{d} ϕ_{2} (t - t_{d}) + \frac{t _{d}^{2}}{2} ϕ_{1} (t - t_{d})]

k_{2} ϕ_{2} (t) = k_{2} [ϕ_{2} (t - t_{d}) + t_{d} ϕ_{1} (t - t_{d})]

k_{1} ϕ_{1} (t) = k_{1} ϕ_{1} (t - t_{d})

合并得到延迟后的等效系数：

ψ (t) = \hat{k}_{3} ϕ_{3} (t - t_{d}) + \hat{k}_{2} ϕ_{2} (t - t_{d}) + \hat{k}_{1} ϕ_{1} (t - t_{d})

其中：

\hat{k}_{3} = k_{3}, \hat{k}_{2} = k_{2} + k_{3} t_{d}, \hat{k}_{1} = k_{1} + k_{2} t_{d} + 0.5 k_{3} t_{d}^{2}

关键条件：当 $p (t - t_{d}) = 0$ 对于 $t < 1$ （即延迟脉冲在采样点前结束），则 $\hat{k}_{0} = 0$ ，无需直接路径！

NRZ DAC 的情况： $p (t - t_{d})$ 延伸至 $t = 1$ 后，仅有 $t = 1$ 处的采样值不匹配，需要通过直接路径补偿这个差值：

\hat{k}_{0} = ψ_{ideal} [1] - \hat{ψ} [1]

公式的指数形式：补偿相当于将 $L (s)$ 乘以 $e^{s t_{d}}$ （预补偿延迟），展开至 $s^{- (l - 1)}$ 项：

L (s) = i = 1 \sum N \frac{k _{i}}{s ^{i}} \Rightarrow \hat{L} (s) = L (s) e^{s t_{d}} \approx i = 1 \sum N \frac{k _{i}}{s ^{i}} j = 0 \sum N - i \frac{( s t _{d} ) ^{j}}{j !}

四阶设计实例

目标：四阶 Butterworth NTF，OBG = 1.5，NRZ DAC，过量延迟 $t_{d} = 0.5$ 。

设计步骤：

使用 ΔΣ Toolbox 综合 NTF： $NTF (z) = \frac{( z - 1 ) ^{4}}{z ^{4} - 3.194 z ^{3} + 3.892 z ^{2} - 2.136 z + 0.4444}$
计算无延迟 CT 系数（CIFF 拓扑）： $k_{4} = 0.0061, k_{3} = 0.0555, k_{2} = 0.2495, k_{1} = 0.6713$
应用 ELD 补偿公式：

\hat{k}_{4} = k_{4} = 0.0061

\hat{k}_{3} = k_{3} + k_{4} t_{d} = 0.0555 + 0.0061 \times 0.5 = 0.0585

\hat{k}_{2} = k_{2} + k_{3} t_{d} + \frac{k _{4} t _{d}^{2}}{2} = 0.2495 + 0.0555 \times 0.5 + 0.0061 \times 0.25/2 = 0.2780

\hat{k}_{1} = k_{1} + k_{2} t_{d} + \frac{k _{3} t _{d}^{2}}{2} + \frac{k _{4} t _{d}^{3}}{6} = 0.6713 + 0.2495 \times 0.5 + 0.0555 \times 0.25/2 + 0.0061 \times 0.125/6 = 0.8031

计算 $t = 1$ 处的采样值差，确定直接路径增益 $\hat{k}_{0} = 0.8060 - 0.423 = 0.37$

关键要点

ELD 的数学本质：将 CT-ΔΣ 的有效系统阶数增加 1，极点向单位圆移动。 $N$ 阶变为 $N + 1$ 阶。
补偿的物理本质：系数调谐调整低阶路径权重 + 直接路径引入零点，改善相位裕度，恢复 NTF。
Pavan Taylor 级数方法的优势：避免 s↔z 变换，系数修正公式简洁可手算，适用于任意 DAC 脉冲形状，且当 $p (t - t_{d})$ 在 $t < 1$ 内结束时可省略直接路径。
ELD 的普遍影响：即使调制器保持稳定，ELD 也会降低 MSA。高阶、高 OBG 的调制器对 ELD 更敏感。

参考文献

Cherry, J. A. & Snelgrove, W. M. (1999). “Excess loop delay in continuous-time delta-sigma modulators.” IEEE Trans. Circuits Syst. II, 46(4), 376–389. — ELD 分析与补偿（传统方法）。
Pavan, S. (2008). “Excess loop delay compensation in continuous-time delta-sigma modulators.” IEEE Trans. Circuits Syst. II, 55(11), 1119–1123. — 基于 Taylor 级数的通用 ELD 补偿方法。
Pavan, S. (2014). “Continuous-time delta-sigma modulator design using the method of moments.” IEEE Trans. Circuits Syst. I, 61(6), 1629–1637. — 矩方法，ELD 补偿的数学基础。
Cherry, J. A. (1998). Theory, Practice, and Fundamental Performance Limits of High Speed Data Conversion Using Continuous-Time Delta-Sigma Modulators. Ph.D. dissertation, Carleton University. — CT-ΔΣ 基础理论。

KnowledgeWiki

探索

CT-ΔΣ过量延迟分析与补偿

关系图谱