此标签下有5条笔记。
基准Trim封装应力与表征
基准Trim封装应力与表征 基准电路出厂精度的最后一公里：工艺离散靠 trim 修调，封装应力引入不可仿真的偏移，表征方法学决定测得数据的可信度。本页基于 Rincon-Mora《Voltage References》Ch.5 及附录 A.5/B.5/C.5，覆盖 trim 网络设计（range/位数/三种技术）、package shift 定量模型与缓解、系统噪声环境对策、以及 TC/line regulation/PSR/噪声的完整测量规程。 Considering the System and the Working Environment（Ch.5 定位） Ch.5 收束全书：前三章解...
Rincon-Mora Voltage References 深度解析
Rincon-Mora Voltage References 深度解析 Rincón-Mora《Voltage References: From Diodes to Precision High-Order Bandgap Circuits》(IEEE Press/Wiley, 2002, 184 页) 是集成电路电压参考领域的专题专著。全书以二极管温度特性为起点，按”电流基准 → 电压基准（零阶/一阶/二阶）→ 精密设计（误差源/输出级/PSR）→ 系统环境（trim/封装应力/表征）“的链路，完整覆盖了从基础拓扑到量产测试的全部设计环节。与作者 1996 年 LDO 博士论文互为姊妹篇：论...
CMOS电压参考系统设计与误差分析
CMOS电压参考系统设计与误差分析 本页覆盖 CMOS 电压参考电路从器件物理温度特性、性能表征体系、β-multiplier 带隙基准系统框架到完整误差源分析与修调技术的系统设计链。主要来源为 Kok/Tam《CMOS Voltage References》Ch.1-4，补充了 Gray/Razavi 等教材中未深入涉及的 CMOS 工艺实现细节和系统化误差分析。 1.
低压曲率校正带隙基准
低压曲率校正带隙基准 经典一阶带隙基准 VREF=VBE+KΔVBE 的精度受限于 VBE 的非线性温度特性（曲率误差 ~2 mV），典型 TC 为 10-50 ppm/°C。曲率校正技术通过补偿 VBE 中的 TlnT 项，可将 TC 降低到 <5 ppm/°C。本页系统覆盖曲率校正带隙基准的技术路线、输出结构分类和低压拓扑，主要来源为 Rincon-Mora 博士论文（Ch.5 + Ch.6 §6.2）与专著《Voltage References》Ch.3（六种前沿技术的完整电路与公式）。 1.
Kok CMOS Voltage References 深度解析
Kok CMOS Voltage References 深度解析 Kok/Tam《CMOS Voltage References: An Analytical and Practical Perspective》(Wiley, 2013) 是 CMOS 电压参考设计的专用教材。全书以 opamp-based β-multiplier bandgap 为核心框架，从器件物理温度特性（Ch.1）、性能表征体系（Ch.2）、带隙基准系统设计（Ch.3）、误差源分析（Ch.4），到高级温度补偿（Ch.5）、亚 1V 设计（Ch.6）、高阶曲率校正（Ch.7）和无电阻基准（Ch.8），构建了从理论到硅片...