Class-D栅极驱动电路

栅极驱动电路是Class-D放大器中控制功率MOSFET开关速度与精度的核心模块，其设计直接影响放大器效率、THD、EMI和可靠性。

1. 栅极电荷（Gate Charge）基础

MOSFET是电压驱动器件，具有容性输入特性。栅极驱动器的核心任务是快速充放电栅极电容。栅极电荷分为三个区间：

1.1 三个区间详解

区间	栅极电荷范围	物理过程
预阈值区	0 → 6nC	$V_{GS}$ 从0上升到阈值电压（3~5V），MOSFET尚未导通
Miller区（后阈值）	6 → 15nC	$V_{D S}$ 开始下降， $C_{D G}$ 放电电流流过栅极， $V_{GS}$ 保持恒定
过量电荷区	15 → 30nC	栅极充电至最终电压（12V），确保最低 $R_{D SON}$

1.2 开关速度计算（以IRF6775为例）

栅极充电回路总电阻：

R_{t o t a l} = R_{d r i v er_src} + R_{g a t e_e x t} + R_{g a t e_in t} = 2.7Ω + 10Ω + 3Ω = 15.7Ω

预阈值区间时间：

t_{p re} = \frac{q}{i} = \frac{5.8 n C}{637 m A} = 9.1 n s

其中 $i = (12 V - 2 V) /15.7Ω = 637 m A$

Miller区间时间：

t_{M i ll er} = \frac{q}{i} = \frac{9.2 n C}{510 m A} = 18.0 n s

其中 $i = (12 V - 4 V) /15.7Ω = 510 m A$

开通时间： $t_{o n} = 9.1 n s + 18.0 n s = 27.1 n s$

过量电荷区间时间：

t_{e x cess} = \frac{15 n C}{255 m A} = 58.8 n s

关键认识：虽然MOSFET在27.1ns内完成开关，但驱动器实际输出电流持续 27.1 + 58.8 = 85.9ns。

1.3 关断过程

关断时使用驱动器下拉电阻（Si8244为1Ω），总关断回路电阻为14.0Ω。

区间	放电电流	持续时间
过量电荷区	8V/14Ω = 571mA	26.3ns
Miller区	4V/14Ω = 286mA	32.2ns
预阈值区	2V/14Ω = 143mA	40.6ns

关键警告：关断时，过量电荷区间极其重要——MOSFET在该区间结束前完全不会关断， $V_{D S}$ 不会开始上升。这直接影响死区时间设定。

2. 栅极驱动功率计算

2.1 总驱动功率

P_{g a t e} = Q_{g} \cdot V_{g} \cdot F_{s w}

参考设计： $Q_{g} = 36 n C$ , $V_{g} = 12 V$ , $F_{s w} = 500 k Hz$

P_{g a t e} = 36 n C \times 12 V \times 500 k Hz = 216 mW

2.2 功耗分配

总功耗均分为开通损耗（108mW）和关断损耗（108mW），再按电阻比例分配到各元件：

元件	开通损耗	关断损耗	合计
Si8244驱动器	18.6mW	7.7mW	26.5mW
外部10Ω栅极电阻	68.8mW	77.1mW	145.9mW
IRF6775内部栅极电阻	20.6mW	23.1mW	43.7mW

2.3 外部栅极电阻优化

10Ω电阻功耗145.9mW，按50%降额需≥292mW额定功率，需1206封装。为减小尺寸目标125mW（0805封装，250mW额定），重新计算：

\frac{X}{X + 4} \times 108 mW = 62.5 mW ⟹ X = 5.5Ω

取1%标准值 5.49Ω 作为初始值，后续可能需根据THD/效率/EMI调整。

设计迭代：栅极电阻值影响开关速度 → 影响THD（更快的开关更接近理想零开关时间）、效率（更短过渡时间）和EMI（更快的dv/dt）。Class-D设计是多参数迭代优化过程。

3. 驱动器UVLO保护

栅极驱动器UVLO是关键保护功能，确保在偏置电源合格前禁止功率开关动作。

3.1 关键审查参数

上升电压阈值及容差
下降电压阈值及容差
进入/退出UVLO时的输出行为
上电延迟（ $V_{dd}$ 超过UVLO阈值到输出有效的时间）

3.2 上电延迟影响

Si8244上电延迟最大7μs。对于上管驱动器，其偏置来自自举电容 $C_{BOOT}$ ，仅在下管导通时充电。上管驱动器需等待 $C_{BOOT}$ 电压超过UVLO阈值后再等7μs才能输出有效信号。

Δ V_{CBOOT} = \frac{I _{q} \cdot t _{d e l a y}}{C _{BOOT}} = \frac{3 m A \times 7 μ s}{0.1 μ F} = 210 mV

此压降必须在自举电路设计中考虑，可能产生启动”pop”噪声（可通过数字控制实现无pop启动序列）。

3.3 有源下拉电路

在UVLO状态下，理想情况是驱动器输出能吸入电流并保持低于2V（MOSFET最低阈值电压）。若驱动器无此能力，需添加：

有源下拉电路（分立晶体管实现，可在低至0.6~1V偏置时工作）
栅极下拉电阻（通常10kΩ，耗散14.4mW @12V，可用0402封装）

4. 驱动器类型与选型规格

4.1 驱动器拓扑类型

类型	特征
三隔离段型（Si8244）	输入/上管/下管独立参考
共享参考型	输入与下管共享地参考，需外部电平转换
半桥驱动型	内置交叉导通防止逻辑
双驱动型	无重叠保护，需外部防止逻辑
PWM输入型	单PWM输入，内部产生上下管信号

4.2 关键规格清单

规格	重要性
传播延迟	越低越好，影响反馈环路相移
延迟匹配	上下管匹配差影响死区精度
dv/dt CM抗扰度	≥50V/ns（典型），≥100V/ns（WBG器件）
VS瞬态欠冲容限	开关节点欠冲不应导致逻辑错误
输入阈值迟滞	施密特触发输入防止噪声抖动
驱动电流	0.5A~4A典型，注意Miller平台处电流能力
频率范围与功耗	需查阅P_d vs Frequency曲线
UVLO行为	进入/退出行为、上电延迟

4.3 隔离技术对比

技术	代表厂商	特点
RF载波键控	Skyworks (Si8244)	优异CM抗扰，低EMI
电容耦合	TI	成熟可靠
磁耦合	ADI	高隔离度

5. SiC/GaN驱动器特殊要求

SiC驱动器：需更高栅极电压（≥20V偏置），更高驱动电流
GaN驱动器：需低栅极电压（<6V），严格过压限制，通常内置LDO稳压器
GaN驱动器还需自举电压钳位/受控开关防止VS欠冲导致 $C_{BOOT}$ 过充
WBG器件驱动器支持更高频率、更低传播延迟、更精确死区控制

6. 分立栅极驱动电路

在IC驱动器基础上添加分立PNP射极跟随器可增强关断（吸入）电流：

开通路径： $R_{1} + R_{2} + D_{1}$ （D1正偏，反偏Q2的 $V_{BE}$ ）
关断路径：Q2导通，D1反偏，峰值吸入电流可达4.64A
Miller区间仍可提供~1.5A吸入电流

7. 栅极驱动变压器

不适用于Class-D：占空比范围极宽（5%~95%），而变压器要求正负伏秒积相等，导致电压随占空比剧烈变化，不适合驱动需要固定+10V/0V的MOSFET栅极。

参考文献

Begue, M. (2020). External Gate Resistor Design Guide. TI SLLA385A.
Diodes Inc. (2016). ZXTP19020CFF 20V PNP Transistor. DS33730.
Diodes Inc. (2020). ZXGD3003E6 40V 5A Gate Driver. DS33458.
Infineon/IR. (2014). IRF6775MTRPbF Digital Audio MOSFET.
Infineon/IR. (2016). IRS20957 Protected Digital Audio Driver.
Skyworks. (2021). Si824x Class D Audio Driver, Rev. 1.0.
Texas Instruments. (2014). UCC2721x 120-V Boot, 4-A Peak Driver, SLUSAT7F.

KnowledgeWiki

探索