非易失性半导体存储器

Sze Ch.6 §6.7 系统介绍了非易失性半导体存储器（NVSM）的物理原理与器件结构。从 1967 年 Kahng 和 Sze 提出浮栅概念至今，NVSM 已成为半导体工业最重要的产品之一。本文覆盖存储器分类、浮栅器件（FAMOS/EPROM/EEPROM/Flash）、电荷俘获器件（MNOS/SONOS）的物理机制。基于 Sze Ch.6 §6.7 提炼。

---

前后关系

前置知识：

• MOSFET器件物理与缩放 — MOSFET 基本结构与阈值电压
• MIS电容器与MOS结构 — 绝缘层中的电流输运
• 半导体载流子输运现象 — 热发射与隧道效应

---

1. 存储器分类体系

Sze 给出了半导体存储器的完整分类：

半导体存储器
├── 易失性（Volatile）：断电丢失
│   ├── SRAM（静态随机存取）
│   └── DRAM（动态随机存取）
└── 非易失性（Nonvolatile）：断电保持
    ├── 只读/有限编程
    │   ├── Mask-ROM（掩膜编程）
    │   └── PROM（熔丝编程）
    ├── 可擦除
    │   ├── EPROM（紫外擦除）
    │   ├── Flash EEPROM（块擦除）
    │   └── EEPROM（字节擦除）
    └── 电荷俘获型
        ├── MNOS
        └── SONOS

RAM vs ROM 的本质区别：RAM 读写频率相当；ROM 读远多于写。ROM 涵盖从纯只读到全功能 EEPROM 的谱系。

---

2. 浮栅器件

2.1 基本原理

当 MOSFET 的栅电极被改为浮栅（完全被绝缘层包围的导电层）时，注入浮栅的电荷可长期保存，引起阈值电压偏移 $\Delta V_T$，实现信息存储。

阈值电压偏移：

$$\Delta V_T=-\frac{Q}{C_1+C_2}$$

其中 $Q$（负）为浮栅存储电荷，$C_1$、$C_2$ 分别为底层和顶层绝缘层电容。

2.2 耦合比

控制栅电压耦合到浮栅的比例：

$$R=\frac{C_1}{C_1+C_2}$$

浮栅电位：$V_{FG}=R\cdot V_{CG}$

典型值：$R\approx 0.5$-$0.6$。底层隧道氧化层 ~80 Å，顶层等效氧化层 ~140 Å。

2.3 编程机制

热载流子注入

在漏端高场区，沟道电子从电场获得能量成为热载流子。当能量超过 Si/SiO₂ 势垒（3.1 eV）时，电子越过势垒注入浮栅。

注入电流峰值出现在 $V_G\approx V_D$ 处。

Fowler-Nordheim 隧道

当底层氧化层电场足够高时，电子通过 FN 隧道效应穿过三角势垒：

$$J=C_1{\mathcal{E}}_1^2\exp \left(-\frac{C_2}{{\mathcal{E}}_1}\right)$$

其中 ${\mathcal{E}}_1$ 为底层氧化层电场，$C_1$、$C_2$ 取决于有效质量和势垒高度。

2.4 高斯定律分析

对浮栅施加控制栅电压 $V_G$，两层绝缘层中的电场满足：

$${\epsilon }_1{\mathcal{E}}_1={\epsilon }_2{\mathcal{E}}_2+Q$$ $$V_G=d_1{\mathcal{E}}_1+d_2{\mathcal{E}}_2$$

底层电场（编程关键）：

$${\mathcal{E}}_1=\frac{V_G{\epsilon }_2/d_2+Q/d_2}{{\epsilon }_1+{\epsilon }_2{d}_1/d_2}$$

2.5 器件演进

器件	年代	编程方式	擦除方式	特点
FAMOS	1970s	漏端雪崩注入热空穴	紫外光	首个 NVSM，无控制栅
Stacked-gate EPROM	1970s	热载流子注入	紫外光	双层多晶硅，有控制栅
Flash EEPROM	1980s	热载流子注入	FN 隧道（块擦除）	单管单元，高密度
FLOTOX EEPROM	1980s	FN 隧道	FN 隧道	字节可擦除，需选择管

2.6 数据保持

保持时间定义为存储电荷降至初始值 50% 的时间：

$$t_{ret}\propto \exp \left(\frac{{\varphi }_B}{kT}\right)$$

其中 ${\varphi }_B$ 为浮栅到氧化层的势垒高度。典型值：125°C 下 ~100 年，170°C 下 ~1 年（${\varphi }_B=1.7$ V 时）。

---

3. 电荷俘获器件

3.1 MNOS 晶体管

MNOS（Metal-Nitride-Oxide-Silicon）使用氮化硅作为电荷俘获层：

编程过程：

1. 栅加正偏压 → 电子从衬底隧穿氧化层
2. 电子通过修正 FN 隧道穿过氧化层（梯形势垒）
3. 进入氮化硅后被陷阱俘获
4. 氮化硅中的输运由 Frenkel-Poole 效应控制

修正 FN 隧道电流（通过氧化层）：

$$J_{ox}=C_3{\mathcal{E}}_{ox}^2\exp \left(-\frac{C_4}{{\mathcal{E}}_{ox}}\right)$$

Frenkel-Poole 电流（通过氮化硅）：

$$J_n=C_5{\mathcal{E}}_n\exp \left(-\frac{{\varphi }_t-\sqrt{q{\mathcal{E}}_n/(\pi {\epsilon }_n)}}{kT}\right)$$

其中 ${\varphi }_t\approx 1.3$ eV 为陷阱能级。

阈值电压偏移：

$$\Delta V_T=-\frac{Q}{C_n}$$

其中 $C_n={\epsilon }_n/d_n$ 为氮化硅层电容。

编程速度：初始线性（FN 隧道限流）→ 对数依赖（陷阱填充）→ 饱和

3.2 SONOS 晶体管

SONOS（Silicon-Oxide-Nitride-Oxide-Silicon）在栅和氮化硅之间增加阻挡氧化层：

结构：Si / 底层 SiO₂ / Si₃N₄ / 顶层 SiO₂ / 多晶硅

阻挡氧化层的作用：

• 阻止擦除时电子从栅注入氮化硅
• 允许使用更薄的氮化硅 → 更低编程电压
• 更好的电荷保持

SONOS 已取代 MNOS 成为主流电荷俘获型 NVSM。

3.3 浮栅 vs 电荷俘获对比

特性	浮栅	电荷俘获
电荷存储位置	导电浮栅（可重新分布）	氮化物陷阱（固定位置）
编程电流路径	可局部注入	必须通过整个沟道
数据保持	极好（>100 年）	受限于薄氧化层漏电
编程速度	快	中等
抗辐射性	一般	优异
单元结构	2 管（stacked-gate）或 1 管	1 管

---

4. 历史里程碑

• 1967：Kahng & Sze 提出浮栅概念（Bell Labs）
• 1970s：FAMOS EPROM 商业化（Intel 1702）
• 1980s：Flash EEPROM 发明（Toshiba, 舛冈富士男）
• 1990s：Flash 成为主流存储介质
• 2000s：3D NAND 结构出现

---

参考文献

1. S. M. Sze, K. K. Ng, Physics of Semiconductor Devices, 3rd ed., Wiley, 2007, §6.7.
2. D. Kahng, S. M. Sze, “A Floating Gate and Its Application to Memory Devices,” Bell Syst. Tech. J., vol. 46, p. 1283, 1967.
3. D. Frohman-Bentchkowsky, “FAMOS—A New Semiconductor Charge Storage Device,” Solid-state Electron., vol. 17, p. 517, 1974.
4. S. K. Lai, V. K. Dham, “VLSI Electrically Erasable Programmable Read Only Memory,” in VLSI Handbook, Academic Press, 1985.

---

双向链接

本文链接到

• MOSFET器件物理与缩放 — MOSFET 基本结构与阈值电压
• MIS电容器与MOS结构 — 绝缘层电流输运
• 半导体载流子输运现象 — 热发射与隧道效应
• Sze Physics of Semiconductor Devices 深度解析 — 来源导航页

链接到本文

• MOSFET器件物理与缩放 — 浮栅 NVSM 从 MOSFET 衍生