MOSFET器件物理与缩放

Sze Ch.6 是 MOSFET 器件物理的权威参考，系统覆盖了从基本 I-V 特性到先进器件结构的完整知识体系。本章内容涵盖：反型层电荷与电荷片模型、阈值电压、亚阈值特性、速度饱和与弹道输运、非均匀掺杂、恒场缩放理论、热载流子效应、先进 MOSFET 结构（SOI、3D 结构、功率 MOSFET）、以及单电子晶体管。本文基于 Sze Ch.6 全章提炼。

---

前后关系

前置知识：

• MIS电容器与MOS结构 — MOS 电容与能带分析
• 半导体载流子输运现象 — 迁移率、速度饱和
• 短沟道效应与弱反型 — 已有 Gray/Razavi 视角

本书内部链条：

• MOSFET器件物理与缩放（本文）→ JFET MESFET与MODFET — FET 家族对比
• → 非易失性半导体存储器 — 浮栅 NVSM 详细
• → 双极晶体管微波特性与异质结 — BJT vs MOSFET 高频性能

---

1. FET 家族概述

Sze 给出了场效应晶体管的完整分类树：

• FET（场效应晶体管）
  • IGFET（绝缘栅 FET）→ MOSFET / MISFET
  • JFET（结型 FET）
  • MESFET（金属半导体 FET）
  • HFET（异质结 FET）→ MODFET / HIGFET

FET vs PET（单极性 vs 双极性）：FET 仅靠一种载流子导电，无少子存储效应。

---

2. 反型层电荷与 I-V 特性

2.1 非平衡态泊松方程

在强反型条件下，表面势 ${\psi }_s>2{\psi }_B$，反型层电子电荷密度由泊松方程求解。Sze 使用电荷片模型（charge-sheet model, Brews 1978）：

$$|Q_n(y)|=C_{ox}[V_G-V_{FB}-\Delta {\psi }_l(y)-2{\psi }_B]-\sqrt{2{\epsilon }_{s}q{N}_A[\Delta {\psi }_l(y)+2{\psi }_B]}$$

其中 $\Delta {\psi }_l(y)$ 是沿沟道方向的准费米势变化。

2.2 阈值电压

$$V_T=V_{FB}+2{\psi }_B+\frac{\sqrt{2{\epsilon }_{s}q{N}_A\cdot 2{\psi }_B}}{C_{ox}}$$

其中 $V_{FB}={\varphi }_{ms}-Q_{ox}/C_{ox}-Q_{it}/C_{ox}$ 为平带电压。

2.3 I-V 特性

线性区（$V_D\ll V_G-V_T$）：

$$I_D={\mu }_n{C}_{ox}\frac{Z}{L}(V_G-V_T)V_D$$

饱和区（恒定迁移率）：

$$I_{D,sat}=\frac{1}{2}{\mu }_n{C}_{ox}\frac{Z}{L}(V_G-V_T{)}^2$$

---

3. 亚阈值区

3.1 亚阈值电流

在 $V_G<V_T$ 时，扩散电流主导：

$$I_D\propto \exp \frac{q(V_G-V_T)}{nkT}$$

3.2 亚阈值摆幅

$$S=(\ln 10)\frac{kT}{q}\cdot \frac{C_{ox}+C_D+C_{it}}{C_{ox}}\approx 60\text{mV/dec}\cdot \left(1+\frac{C_D+C_{it}}{C_{ox}}\right)$$

室温下理想最小值为 $\approx 60$ mV/dec（$n=1$）。

---

4. 速度饱和与弹道输运

4.1 速度饱和模型

当沟道中电场达到临界值时，载流子速度饱和为 $v_s$。Sze 给出两段线性近似：

速度饱和下的饱和电流：

$$I_{D,sat}=Z\cdot Q_n\cdot v_s$$

饱和跨导（与 $L$ 无关！）：

$$g_m=Z{C}_{ox}{v}_s$$

经验迁移率模型：

$${\mu }_{eff}=\frac{{\mu }_0}{1+{\mathcal{E}}_{eff}/{\mathcal{E}}_{crit}}$$

4.2 弹道输运

当沟道长度小于平均自由程时，载流子可近似弹道输运。注入速度：

$$v_{inj}=\frac{v_{th}}{2}\cdot \frac{{\mathcal{F}}_{1/2}({\eta }_F)}{{\mathcal{F}}_0({\eta }_F)}$$

弹道指数 $r_B$ 描述散射程度：$r_B=0$ 为完全弹道，$r_B=1$ 为完全扩散。

---

5. 非均匀掺杂

5.1 High-low 与 Retrograde 剖面

• High-low 剖面：表面掺杂浓度高，向体内递减 → 提高迁移率
• Retrograde 剖面：表面浓度低，峰值在表面以下 → 同时获得高迁移率和抗穿通能力

非均匀掺杂引起阈值电压偏移 $\Delta V_T$。

5.2 埋沟器件

当沟道掺杂使阈值电压移至负值时，器件在 $V_G=0$ 时已导通——称为耗尽模式或埋沟器件。沟道电流在表面以下的掺杂峰值处流动。

---

6. 缩放理论

6.1 恒场缩放（Constant-Field Scaling）

Dennard 缩放规则：所有尺寸和电压按同一比例 $\kappa$ 缩小：

参数	缩放因子
沟道长度 $L$	$1/\kappa$
氧化层厚度 $t_{ox}$	$1/\kappa$
电压 $V$	$1/\kappa$
掺杂浓度 $N$	$\kappa$
电流 $I_D$	$1/\kappa$
功耗 $P$	$1/{\kappa }^2$
功耗密度	${\kappa }^2$
延迟 $t_d$	$1/\kappa$
延迟-功耗积	$1/{\kappa }^3$

6.2 恒压缩放（Constant-Voltage Scaling）

仅缩小尺寸、保持电压不变 → 电流增大 $\kappa$ 倍、功耗增大 $\kappa$ 倍、功耗密度增大 ${\kappa }^3$ 倍。实际中更常用但功耗密度增长更快。

6.3 电荷共享效应

短沟道中，源/漏耗尽区与栅控耗尽区重叠，栅对沟道电荷的控制减弱：

• 阈值电压 $V_T$ 随 $L$ 缩短而下降
• DIBL（漏致势垒降低）加剧

6.4 DIBL

漏极电压降低源端势垒，等效于降低 $V_T$：

$$\Delta V_T\propto -V_D\cdot \exp (-L/\lambda )$$

其中 $\lambda$ 为特征衰减长度，与器件几何相关。

---

7. 热载流子效应与氧化层可靠性

7.1 热载流子产生

在漏端高场区，载流子获得高能量成为热载流子。当能量超过 Si/SiO₂ 势垒（3.1 eV）时，可注入栅氧化层。

7.2 衬底电流

热载流子通过碰撞电离产生电子-空穴对。衬底电流呈钟形曲线：

$$I_{sub}=I_D\cdot \alpha \cdot l_p$$

其中 $\alpha$ 为电离系数（强电场依赖），$l_p$ 为 pinch-off 区长度。

$I_{sub}$ 先随 $V_G$ 增大（$I_D$ 增大），后随 $V_G$ 减小（电场降低），峰值出现在 $V_G\approx V_D/2$ 附近。

7.3 寄生双极效应

短沟道中，碰撞电离产生的空穴流向衬底，形成寄生 npn 双极晶体管的基极电流。源-衬底-漏等效于 emitter-base-collector：

$$V_{BD,s}=V_{BD,x}\cdot (1-{\alpha }_{npn}{)}^{1/n}$$

其中 ${\alpha }_{npn}$ 是寄生双极的共基极电流增益。

7.4 GIDL

栅-漏交叠区形成 gated-diode 结构，在特定偏压下发生带带隧道效应，产生栅感应漏极漏电（GIDL）。

---

8. MOSFET 结构

8.1 沟道掺杂剖面

高性能 MOSFET 使用 retrograde 掺杂：表面低浓度（高迁移率、低 $V_T$），亚表面高浓度（抗穿通），通过多次离子注入实现。

8.2 栅叠层

• 栅介质：当 $t_{ox}<2$ nm 时隧道漏电严重 → high-$\kappa$ 介质（HfO₂, Al₂O₃, ZrO₂ 等，$\kappa =9$-$30$）
• 等效氧化层厚度：$\text{EOT}=t\cdot \kappa ({\text{SiO}}_2)/\kappa$
• 栅材料：多晶硅 → 金属栅（TiN, TaN, W）消除多晶硅耗尽效应

8.3 源/漏设计

• LDD（轻掺杂漏）：浅结降低横向电场，减缓热载流子退化
• Salicide 工艺：自对准硅化物（CoSi₂, NiSi, TiSi₂）降低源/漏串联电阻
• Schottky 势垒源/漏：零结深，消除双极效应，但串联电阻较高
• Raised S/D：外延生长重掺杂层，减小结深同时降低电阻

8.4 SOI（Silicon-on-Insulator）

SOI 结构在埋氧化层上形成薄硅膜：

• 优势：薄体抑制穿通、改善亚阈值摆幅、降低结电容、消除闩锁
• 劣势：晶圆成本高、kink 效应（浮体）、热导率差
• 实现方式：SIMOX（氧注入分离）、wafer bonding

8.5 TFT（薄膜晶体管）

非晶硅或多晶硅薄膜沉积在绝缘衬底上，用于大面积显示驱动。迁移率低、漏电高，但成本低、面积大。

8.6 三维结构

• 水平结构（FinFET 前身）：surround gate 从两侧包围薄体
• 垂直结构：电流垂直流动，沟道在侧壁
• 两种结构均面临：垂直面刻蚀平滑性、栅介质沉积均匀性、源/漏结形成困难等挑战

8.7 功率 MOSFET

• DMOS（双扩散 MOS）：垂直电流，沟道长度由 p/n 扩散差决定，不依赖光刻
• LDMOS（横向扩散 MOS）：横向电流，RESURF 技术（降低表面电场）使漂移区可更高掺杂 → 更低导通电阻

---

9. 等效电路与微波性能

9.1 小信号等效电路

共源极配置：

• $R_G$：栅极电阻
• $R_{in}$：输入电阻（隧道漏电，热生长 SiO₂ 时极高）
• $C_G=C_{GS}+C_{GD}$：栅电容
• $R_{DS}$：输出电阻（不饱和效应）
• $C_{DS}$：输出电容

9.2 截止频率

$$f_T=\frac{g_m}{2\pi (C_{GS}+C_{GD})}\approx \frac{g_m}{2\pi ZL{C}_{ox}}$$

理想极限（零寄生）：$f_T=v/(2\pi L)$，与氧化层厚度无关。

9.3 最大振荡频率

$$f_{max}=\sqrt{\frac{f_T}{8\pi R_G{C}_{GD}}}$$

---

10. 单电子晶体管（SET）

10.1 基本原理

SET 由中心单电子岛、源/漏隧道结和栅极组成。充电能：

$$E_c=\frac{q^2}{2C_{\Sigma }},C_{\Sigma }=C_S+C_D+C_G$$

观测条件：$q^2/(2C_{\Sigma })\gg kT$，室温下需 $C_{\Sigma }\sim$ aF（$10^{-18}$ F），岛尺寸 < 1-2 nm。

10.2 库仑阻塞与振荡

• 库仑阻塞：当 $V_D$ 低于阈值 $V_{Cb}$ 时，电流被抑制
• 库仑阻塞振荡：$I_D$ 随 $V_G$ 周期性振荡，可多次重复
• SET 具有正负跨导——取决于 $V_G$ 工作点

10.3 阻塞电压

$$V_{Cb}=\frac{q}{2C_{\Sigma }}\left(\frac{C_G}{C_S+C_D}+1\right)(\text{负斜率边界})$$ $$V_{Cb}=\frac{q}{2C_{\Sigma }}\left(1-\frac{C_G}{C_S+C_D}\right)(\text{正斜率边界})$$

10.4 应用前景

• 互补逻辑（仅用一种器件类型）
• 非易失性存储器（单电子岛存储少量电子，$V_T$ 量子化）
• 挑战：极小电流、对寄生电荷极度敏感

---

📕 Maricau 补充——HCI 四种机制定量模型与 BTI 随机化效应（Ch.2-3）

Maricau & Gielen 从模拟 IC 可靠性视角补充了 Sze §7.4 热载流子效应的定量模型和 sub-45nm BTI 随机化效应。

1. HCI 四种机制的定量模型

机制	应力条件	空间分布	严重程度
CHE	$V_G\approx V_D$	漏端集中	长沟道主导
DAHC	高 $V_D$、低 $V_G$	漏端集中	最严重（$2V_G=V_D$）
SHE	高衬底偏压	沟道均匀	堆叠器件重要
SGHE	二次碰撞电离	漏端附近	贡献有限

HCI 幂律模型：$\Delta V_{TH}=A_{HCI}\cdot t^{n_{HCI}}$，$n_{HCI}\approx 0.5$

2. BTI 随机化效应（sub-45nm）

• 微米器件：BTI 为确定性效应
• sub-45nm：单个捕获/去捕获事件影响增大 → 随机性效应
  • 大管（800 个缺陷）→ 寿命确定
  • 小管（12 个缺陷）→ 寿命高度不确定
  • $\Delta V_{TH}=f(t)$ + $\sigma (V_{TH})=g(t)$ → 时间依赖失配

3. High-$\kappa$/Metal-Gate 对可靠性的影响

• HKMG 维持 SiO₂ 界面层 → NBTI/HCI 依旧存在
• PBTI 在 HKMG nMOS 中显著恶化（SiO₂ 中可忽略）
• 界面层控制 HKMG 击穿行为
• EOT 缩减 → 电场增大 → 所有退化效应指数级恶化

关联页：Maricau Analog IC Reliability in Nanometer CMOS 深度解析 | CMOS晶体管老化效应 | 晶体管老化紧凑模型

---

参考文献

1. S. M. Sze, K. K. Ng, Physics of Semiconductor Devices, 3rd ed., Wiley, 2007, Ch.6.
2. J. R. Brews, “A Charge-Sheet Model of the MOSFET,” Solid-state Electron., vol. 21, p. 345, 1978.
3. R. H. Dennard et al., “Design of Ion-Implanted MOSFET’s with Very Small Physical Dimensions,” IEEE J. Solid State Circuits, vol. SC-9, p. 256, 1974.
4. D. Kahng, S. M. Sze, “A Floating Gate and Its Application to Memory Devices,” Bell Syst. Tech. J., vol. 46, p. 1283, 1967.

---

双向链接

本文链接到

• MIS电容器与MOS结构 — MOS 电容与能带基础
• 短沟道效应与弱反型 — Gray/Razavi 视角的短沟道效应
• 半导体载流子输运现象 — 迁移率与速度饱和物理
• 非易失性半导体存储器 — 浮栅 NVSM 详细
• Sze Physics of Semiconductor Devices 深度解析 — 来源导航页

链接到本文

• JFET MESFET与MODFET — FET 家族对比
• 双极晶体管微波特性与异质结 — BJT vs MOSFET 高频性能
• 非易失性半导体存储器 — 从 MOSFET 结构衍生