标签: fast-hopping

此标签下有2条笔记。

• Hybrid PLL 架构与技术

  Hybrid PLL 架构与技术 Hybrid PLL（HPLL）将 PLL 环路控制拆分为模拟比例（P）路径和数字积分（I）路径（或反之），结合模拟 PLL 的线性相位检测优势与数字 PLL 的面积/可编程性优势。HPLL 解决了纯 BB-DPLL 的非线性 limit cycle 与量化噪声问题，同时避免了模拟 PLL 中大环路滤波电容的面积开销，是先进 CMOS 节点下高性能频率合成的主流架构。基于 10 篇 JSSC/TCAS 论文（2013–2025）提炼。 前后关系 前置知识： PLL基本结构与传递函数 — PLL 传递函数框架、Type I/II 定义 数字CMOS PLL架构与...

  • PLL
  • Hybrid-PLL
  • HPLL
  • dual-path
  • BBPD
  • TDC
  • sub-sampling
  • PNC
  • calibration
  • fast-hopping

• Liu Ultra-Low-Jitter Fast-Hopping Hybrid PLL 深度解析

  Liu Ultra-Low-Jitter Fast-Hopping Hybrid PLL 深度解析 Hongzhuo Liu 等人（清华大学 Chi/Mak/Chi 组）提出 ultra-low-jitter fast-hopping fractional-N PLL，结合 analog P-path（SPD）和 digital P/I-path，实现锁定期间 digital-dominant + 锁定后 analog-dominant。首次提出 LC DTC 替代传统 RC DTC 降低相位噪声。 基本信息 属性值标题An Ultra-Low-Jitter Fast-Hopping Frac...

  • PLL
  • fast-hopping
  • fractional-N
  • LC-DTC
  • counter
  • SPD
  • jitter
  • frequency-synthesis