晶闸管与功率半导体器件

Sze Ch.11 系统覆盖了功率半导体器件物理：从经典 p-n-p-n 晶闸管特性（§11.2）、晶闸管变体（GTO、Diac/Triac、LASCR，§11.3），到现代功率器件（IGBT、SIT、SIThy，§11.4）。功率器件的核心诉求是在高电压大电流下实现高效开关与低导通损耗。本文基于 Sze Ch.11 全章提炼。

---

前后关系

前置知识：

• pn结电流电压特性与击穿 — p-n 结击穿、雪崩倍增
• 金属半导体接触与肖特基势垒 — 肖特基势垒、欧姆接触
• MOSFET器件物理与缩放 — MOSFET 结构与缩放基础

本书内部链条：

• 隧道二极管与共振隧道二极管 → IMPATT二极管与微波二极管 → 转移电子器件与实空间转移 → 晶闸管与功率半导体器件（本文）
• 本文 → 半导体发光二极管与激光器（Part V 光电器件）

---

1. 功率半导体材料（§11.1）

1.1 功率器件分类

功率器件分为两大类：

• 开关器件：工作于截止与饱和之间，用于电力转换（整流器、逆变器）
• 放大器器件：工作于线性区，用于射频功率放大

1.2 功率半导体材料对比

参数	Si	GaAs	SiC	GaN
带隙 $E_g$ (eV)	1.12	1.42	3.26	3.39
击穿电场 ${\mathcal{E}}_{br}$ (MV/cm)	0.3	0.4	3.0	3.3
热导率 $\kappa$ (W/cm·K)	1.5	0.5	4.9	1.3
电子迁移率 ${\mu }_n$ (cm²/V·s)	1400	8500	900	1500
饱和漂移速度 $v_s$ ($10^7$ cm/s)	1.0	1.3	2.0	2.5

关键指标：Baliga 优值 $BFOM={\epsilon }_s{\mu }_n{\mathcal{E}}_{br}^3/(4e_0)$，SiC 和 GaN 的 BFOM 比 Si 高 2-3 个数量级。

宽禁带材料（SiC、GaN）的优势：

• 更高的击穿电压（$\propto {\mathcal{E}}_{br}^{-2}$ 对给定掺杂）
• 更低的导通电阻
• 更高的工作温度
• 更好的热管理

---

2. 晶闸管基本特性（§11.2）

2.1 p-n-p-n 四层结构

晶闸管（Silicon Controlled Rectifier, SCR）由 p-n-p-n 四层半导体构成，形成三个 p-n 结 J₁、J₂、J₃：

  Anode (+)
    │
  p⁺ ─── J₁ ─── n ─── J₂ ─── p ─── J₃ ─── n⁺
    │                                    │
  Anode                              Cathode (-)
                                      │
                                    Gate

• J₁（Anode 侧 p⁺/n）和 J₃（Cathode 侧 p/n⁺）：正向偏置时导通
• J₂（中间 n/p）：反向偏置，承受阻断电压

2.2 两晶体管模型

p-n-p-n 结构可等效为 p-n-p（Q₁）和 n-p-n（Q₂）两个互连晶体管：

$$I_A=I_{C1}+I_{C2}+I_{leakage}$$ $$I_A=\frac{{\alpha }_{1}I+I_{C0}}{1-({\alpha }_1+{\alpha }_2)}$$

其中 ${\alpha }_1$、${\alpha }_2$ 分别为 Q₁ 和 Q₂ 的共基极电流增益，$I_{C0}$ 为漏电流。

导通条件（latch-up）：

$${\alpha }_1+{\alpha }_2\ge 1$$

一旦满足此条件，$I_A\to \infty$（实际受外电路限制），器件进入导通态。

2.3 三种工作模式

反向阻断（Reverse Blocking）

• Anode 负偏：J₁ 和 J₃ 反偏，J₂ 正偏
• 击穿电压：

$$V_{BR}=V_B(1-{\alpha }_1{)}^{1/n}$$

其中 $V_B$ 为 J₁ 的雪崩击穿电压，$n$ 为经验指数（Si ~4-6）。

正向阻断（Forward Blocking）

• Anode 正偏：J₁ 和 J₃ 正偏，J₂ 反偏
• 击穿电压：

$$V_{BF}=V_B(1-{\alpha }_1-{\alpha }_2{)}^{1/n}$$

由于 ${\alpha }_1+{\alpha }_2<1$（小电流下），$V_{BF}<V_{BR}$。

正向导通（Forward Conduction）

• ${\alpha }_1+{\alpha }_2\ge 1$，三结全部正偏
• 大电流下 $\alpha$ 增大（发射效率提高），正反馈导致导通

2.4 Cathode Short

在 Cathode 端将 p 基区与 n⁺ 阴极金属短接：

• 目的：提高 $V_{BF}$ 和抑制 dV/dt 误触发
• 原理：cathode short 使 n⁺ 发射效率退化，等效 ${\alpha }_2^{\prime }<{\alpha }_2$
• 代价：需要更大的 gate 触发电流

2.5 dV/dt 触发

快速上升的阳极电压可通过 J₂ 结电容产生位移电流：

$$I_{disp}=C_{J2}\frac{dV}{dt}$$

当 $I_{disp}$ 足以使 ${\alpha }_1+{\alpha }_2\ge 1$ 时，器件误触发。

抑制方法：

• Cathode short（降低 ${\alpha }_2$）
• 增加基区掺杂
• 外加 snubber 电路

2.6 正向导通特性

p⁺-i-n⁺ 模型（pin 二极管模型）

导通态可近似为 p⁺-i-n⁺ 结构（长基区 pin 二极管），本征区 i 为窄带隙的”有效本征”区（高注入下）：

关键物理效应：

• Auger 复合：$R_A=C_n{n}^{2}p+C_p{p}^{2}n$，高注入下主导复合机制
• 载流子-载流子散射：限制高注入迁移率
• 带隙收缩：重掺杂区有效带隙减小

内建电压降（i 区）：

$$V_i=\frac{2kTb{W}_i^2}{4(1+b)D_a{\tau }_{eff}}$$

其中 $b={\mu }_n/{\mu }_p$，$W_i$ 为 i 区宽度，${\tau }_{eff}$ 为有效少子寿命。

导通压降组成

$$V_{on}=V_{J1}+V_i+V_{J3}$$

• $V_{J1}$、$V_{J3}$：结压降（~0.7 V each for Si）
• $V_i$：i 区欧姆压降（与电流密度、$W_i^2$ 成正比）

设计权衡：$W_i$ 薄 → $V_i$ 小但击穿电压低；$W_i$ 厚 → 耐压高但 $V_i$ 大。

2.7 开关特性

Turn-on 过程

1. 延迟时间 $t_d$：gate 脉冲到阳极电流开始上升
2. 上升时间 $t_r$：电流从 10% 到 90%
3. 扩展过程：导通等离子体从 gate 区横向扩展

dI/dt 限制：导通等离子体扩展速度有限（~100 μm/μs），过大的 dI/dt 导致局部过热烧毁。

Turn-off 过程

1. 存储时间 $t_s$：移除 gate 电流后，存储电荷被抽走
2. 下降时间 $t_f$：阳极电流下降
3. 恢复时间：J₂ 结恢复阻断能力

最大工作频率：

$$f_{max}=\frac{1}{t_{on}+t_{off}}$$

---

3. 晶闸管变体（§11.3）

3.1 门极可关断晶闸管（GTO）

GTO 可通过 gate 负脉冲关断，无需外部换流电路。

关断条件：gate 抽取电流 $I_G^{\prime }$ 需满足：

$$I_G^{\prime }>\frac{({\alpha }_1+{\alpha }_2-1)I_A}{{\alpha }_2(1-{\alpha }_2)}$$

关断增益：

$${\beta }_{off}=\frac{I_A}{I_G^{\prime }}$$

典型值 ${\beta }_{off}=3$-$5$。

关断过程：

• 存储时间 $t_s$：n 基区存储电荷被抽走，$I_A$ 开始下降
• 下降时间 $t_f$：阳极电流快速下降（~1 μs）
• 拖尾时间 $t_{tail}$：p 基区剩余电荷缓慢复合

设计要点：

• ${\alpha }_1$ 接近 1（p⁺ 发射效率高）→ 减小关断电流需求
• ${\alpha }_2$ 略小于 1 → 保证可关断性
• 阴极分割为多个小单元（interdigitated geometry）

3.2 Diac 与 Triac

Diac（Diode for Alternating Current）：

• 双向二极管，无 gate 端
• 对称 p-n-p-n 结构，正负半周均在击穿电压 $V_{BO}$ 处导通
• 常用于 Triac 触发电路

Triac（Triode for Alternating Current）：

• 双向晶闸管，等效为两个反并联 SCR
• 可在正负半周由 gate 触发
• 四种触发模式：
  • Mode I⁺：MT2 正，gate 正
  • Mode I⁻：MT2 正，gate 负
  • Mode III⁺：MT2 负，gate 正
  • Mode III⁻：MT2 负，gate 负（灵敏度最低）

3.3 光触发晶闸管（LASCR）

Light-Activated SCR：

• 光照射在 J₂ 结区产生电子-空穴对
• 光生电流等效于 gate 触发电流
• 用于高压直流输电（HVDC）中的光隔离触发
• 优点：完全电气隔离，抗电磁干扰

---

4. 功率 MOS 与 IGBT（§11.4）

4.1 绝缘栅双极晶体管（IGBT）

基本结构

IGBT = DMOS + p-n-p BJT 组合：

  Gate ──── SiO₂ ────
              │
  n⁺ source ──┤  p-body ── n⁻ drift ── p⁺ collector
              │                        │
  Source     Anode (+)

• 输入：MOS 栅极控制（电压驱动，高输入阻抗）
• 输出：p-n-p 双极晶体管（大电流，电导调制）

三种工作模式

模式	条件	特点
正向阻断	$V_{CE}>0$，$V_{GE}<V_{th}$	J₂ 反偏，漏电流极小
正向导通	$V_{CE}>0$，$V_{GE}>V_{th}$	沟道形成，电子注入 n⁻ drift，空穴从 p⁺ collector 注入 → 电导调制
反向阻断	$V_{CE}<0$	J₁ 反偏（通常 IGBT 无反向阻断需求）

电导调制效应

n⁻ drift 区在大电流下发生强电导调制：

• 电子和空穴浓度均远大于本底掺杂
• 有效电阻率大幅下降
• 导通压降显著低于同等规格的功率 MOSFET

闩锁问题（Latch-up）

IGBT 内部寄生 n-p-n（Q₂）+ p-n-p（Q₁）晶闸管结构：

• 当 ${\alpha }_1+{\alpha }_2\ge 1$ 时发生闩锁
• 栅极失去控制能力
• 抑制措施：
  • 缩短 p-body 寿命（电子辐照）
  • 优化 p-body 掺杂分布
  • 限制最大集电极电流

Turn-off 拖尾电流

IGBT 关断时 p⁺ collector 注入的空穴需要复合：

• 拖尾时间 $t_{tail}\sim 10$-$50$ μs
• 拖尾期间 $V_{CE}$ 已升高 → 产生显著关断损耗
• 限制工作频率 $<10$ kHz（传统 IGBT）
• 改进：
  • 非穿通（NPT）结构：薄 p⁺ collector → 短拖尾
  • 场截止（Field Stop）结构
  • 沟槽栅（Trench Gate）IGBT
  • 载流子寿命控制（电子辐照、Pt 掺杂）

IGBT 代际演进

代次	结构	$V_{CE(sat)}$	$t_{fall}$	频率
第1代	平面栅	~3 V	~5 μs	<10 kHz
第2代	穿通（PT）	~2 V	~1 μs	~20 kHz
第3代	NPT	~1.5 V	~0.5 μs	~50 kHz
第4代	场截止+沟槽	~1.2 V	~0.2 μs	~100 kHz

4.2 静态感应晶体管（SIT）

基本原理

SIT（Static Induction Transistor）是短沟道 JFET 的变体：

• 沟道长度极短（~1 μm），栅极间距极小
• 漏极电场可穿透到源极区域（“静态感应”效应）
• 势垒控制载流子注入（类似真空三极管的栅极控制）

三极管特性

SIT 的 $I_D$-$V_{DS}$ 特性呈现三极管（triode）特性而非五极管特性：

• 无明显的电流饱和
• $I_D$ 随 $V_{DS}$ 近似线性增加
• 跨导 $g_m$ 高

原因：短沟道下漏极电场对源极势垒的调制作用显著。

电流机制

• 低 $V_{DS}$：SCL（空间电荷限制）电流
• 高 $V_{DS}$：漂移电流主导
• 势垒高度由 $V_{GS}$ 和 $V_{DS}$ 共同控制

BSIT（Bipolar SIT）

在 SIT 中引入双极工作：

• 高注入下电导调制
• 导通电阻进一步降低
• 用于大功率音频放大

4.3 场控晶闸管（SIThy）

SIThy（Static Induction Thyristor）= SIT + 晶闸管：

• 结合 SIT 的电压控制与晶闸管的大电流能力
• 结构：类似 SIT 但增加 p-n-p-n 正反馈

工作原理

导通：gate 正脉冲降低势垒 → 电子注入 → 触发晶闸管导通

关断：gate 负脉冲升高势垒 → pinch-off 效应截断电流

正向阻断增益

$$\mu \approx \frac{4L_G{w}_d}{a^2}$$

其中 $L_G$ 为栅极长度，$w_d$ 为耗尽区宽度，$a$ 为栅极间距。

特点

• 高频工作（~100 kHz）
• 高 di/dt 耐受
• 低 gate 驱动功率
• 用于感应加热、脉冲功率

---

5. 功率器件对比

器件	驱动方式	电压等级	频率范围	导通机制	典型应用
SCR	电流（gate）	>10 kV	<1 kHz	晶闸管	HVDC、电机驱动
GTO	电流（gate）	~6 kV	<5 kHz	晶闸管	牵引逆变器
IGBT	电压（gate）	~6.5 kV	<100 kHz	MOS+BJT	逆变器、SMPS
MOSFET	电压（gate）	<1 kV	>1 MHz	多数载流子	SMPS、DC-DC
SIT	电压（gate）	~2 kV	~100 kHz	势垒控制	音频放大
SIThy	电压（gate）	~6 kV	~100 kHz	晶闸管	感应加热

---

6. 关键公式速查

公式	表达式	物理意义
晶闸管阳极电流	$I_A=({\alpha }_{1}I+I_{C0})/[1-({\alpha }_1+{\alpha }_2)]$	正反馈条件
导通条件	${\alpha }_1+{\alpha }_2\ge 1$	Latch-up
反向击穿	$V_{BR}=V_B(1-{\alpha }_1{)}^{1/n}$	J₁ 雪崩
正向击穿	$V_{BF}=V_B(1-{\alpha }_1-{\alpha }_2{)}^{1/n}$	J₂ 雪崩
dV/dt 位移电流	$I_{disp}=C_{J2}\cdot dV/dt$	误触发
i 区压降	$V_i=2kTb{W}_i^2/[4(1+b)D_a{\tau }_{eff}]$	导通损耗
GTO 关断条件	$I_G^{\prime }>({\alpha }_1+{\alpha }_2-1)I_A/[{\alpha }_2(1-{\alpha }_2)]$	可关断性
SIThy 阻断增益	$\mu \approx 4L_G{w}_d/a^2$	势垒控制能力

---

双向链接

相关链接：

• pn结电流电压特性与击穿 — p-n 结击穿、雪崩倍增基础
• 金属半导体接触与肖特基势垒 — 肖特基接触与欧姆接触
• MOSFET器件物理与缩放 — MOSFET 结构（IGBT 的 DMOS 部分）
• 双极晶体管大信号特性 — BJT 大信号模型（p-n-p 部分）
• 隧道二极管与共振隧道二极管 — Part IV 负阻器件
• IMPATT二极管与微波二极管 — Part IV 微波器件
• 转移电子器件与实空间转移 — Part IV 负阻器件
• Sze Physics of Semiconductor Devices 深度解析 — 来源页