Maloberti §7.2.6-§7.2.7 对 MASH 调制器的分析比标准教材更为深入：系统推导了有限运放增益、DAC 增益误差、减法器增益误差导致的噪声泄漏定量公式，以及多级 MASH 的动态范围缩放优化方法。
1. 标准 MASH 回顾
1.1 基本架构
MASH（Multi-stAge noise-SHaping）通过级联 阶和 阶两个 ΣΔ 调制器实现 阶噪声整形：
- 第一级：
- 第二级：
1.2 数字取消条件
数字域组合输出：
代入得：
理想情况下：
- 仅为纯延迟（）
- 噪声为 经 阶整形
- 被完全取消，不出现于输出
2. 有限运放增益导致的噪声泄漏
2.1 一阶调制器作为第一级
实际运放 DC 增益 有限 → 积分器泄漏 → NTF 零点偏移。
理想一阶 NTF：。实际 NTF 零点从 移至 ，其中 。
实际 NTF：
泄漏的 噪声：
频谱特性：泄漏噪声为白噪声（），仅被 OSR 衰减：
2.2 与理想 的比较
要求泄漏噪声功率 理想 整形后功率：
化简得运放增益条件：
示例：（2-2 MASH），OSR = 64
这正是 2-2 MASH 对运放增益要求严苛的原因。
2.3 二阶调制器作为第一级（显著改善）
当第一级使用二阶调制器时，实际 NTF 为：
泄漏由两项组成：
- — 无整形的白噪声（幅度 ，远小于一阶情况的 ）
- — 一阶整形的噪声
对比一级 MASH：
| 第一级类型 | 泄漏幅度 | 泄漏整形 | 等效运放需求 |
|---|---|---|---|
| 一阶（p₁=1） | 无整形 | dB | |
| 二阶（p₁=2） | （主导项） | 二阶项无整形，一阶项整形 | dB |
设计准则：MASH 第一级至少使用二阶调制器，可降低运放增益要求约 47 dB。
3. DAC与减法器增益误差
3.1 误差源建模
的生成需要模拟减法器从 （ADC 输出）中减去 （DAC 输出）。非理想因素：
- DAC 增益误差 ：
- 减法器增益误差 ：
展开后（忽略 高阶项）：
3.2 对输出的影响
代入 MASH 组合输出：
关键结论：
- 减法器增益误差 比 DAC 增益误差 更致命
- 直接与 相乘后经 整形
- 贡献有两部分：（输入信号经 泄漏）和 （额外整形）
- 第一级用二阶调制器（）可同时整形 和 贡献
- 增益误差对输出电压的影响随第一级阶数增加而降低
4. 三级 MASH（2-1-1）与动态范围缩放
4.1 2-1-1 MASH 结构
- 第一级：二阶调制器（非延迟 + 延迟积分器组合）
- 第二级：一阶调制器
- 第三级：一阶调制器
- 总噪声整形阶数：
4.2 级间缩放因子
为避免后级饱和，在级间插入缩放因子 （S₁→S₂）和 （S₂→S₃）：
- 第二级输入：
- 第三级输入：
数字域补偿： 乘以 ， 乘以
4.3 SNR 损失
缩放导致的 SNR 损失：
设计权衡：
- 越小 → 后级饱和概率越低 → SNR 损失越大
- 越大 → SNR 损失越小 → 后级可能饱和导致失稳
4.4 量化器电平优化
高阶单环路调制器的量化器需额外电平范围处理积分器摆幅（典型 ）：
- 例：3 阶 CIFB，，输入 dBFs → 量化器输入摆幅
- 需 12 个 DAC 电平（8 个正常 + 4 个冗余）
- 量化器截断（clipping）直接导致失稳
MASH 对比优势：各级独立低阶，量化器无需过范围，稳定性本质保证。
5. MASH vs 高阶单环路设计决策
| 决策维度 | 高阶单环路 | MASH |
|---|---|---|
| NTF 零点 | 全在 DC（或谐振优化） | 全在 DC |
| NTF 极点 | 必须添加（SNR 损失 ） | 无需极点（SNR 无损失） |
| 稳定性 | 量化器增益依赖， 损失严重 | 各级独立保证 |
| 运放需求 | 中（对 不敏感） | 极高（泄漏与 成正比） |
| 匹配敏感度 | 不匹配仅影响 STF 带外 | 数字-模拟失配破坏取消条件 |
| 功耗 | 较低（单个环路） | 较高（多个 ADC/DAC/数字处理） |
| 典型应用 | 中高精度、中低 OSR | 极高精度、中高 OSR |
实际决策准则（Maloberti 推荐）：
- 总整形阶数 ：优先单环路（无泄漏问题，设计简单）
- 总整形阶数 ：必须 MASH（单环路稳定性无法保证）
- 三级 MASH 是实际最大级数（超过三级泄漏累积不可控）
6. MASH 与 PLL 的关系
6.1 分数-N PLL 中的 MASH ΔΣ 调制器
MASH 级联架构在分数-N PLL 中被广泛用作 ΔΣ 调制器（ΔΣ Modulator, DSM），实现高分辨率分数分频比调制：
- 基本角色: PLL 中 MASH ΔΣ 调制器将低频高分辨率分频比控制字转换为高速 1-bit 或多-bit 位流，通过多模分频器（MMD）实现对 VCO 输出频率的分数分频
- 噪声整形: MASH 将量化噪声 推向高频，经 PLL 环路低通滤波后在带内压制，等价于实现 的相位噪声整形
- MASH 1-1-1（3阶）：最常用的数字 ΔΣ 调制器架构，无条件稳定，量化噪声经 整形
6.2 MASH 噪声泄漏在 PLL 中的影响
PLL 中 MASH 的模拟/数字接口非理想性（§2-§3）直接影响相位噪声性能：
- 运放有限增益引入的噪声泄漏降低带内噪声整形深度，导致 PLL 带内相噪抬升
- DAC 增益误差/减法器增益误差破坏数字取消条件，使 泄漏至输出，表现为带内杂散
- 级间缩放（§4）的 SNR 损失直接转化为 PLL 带内相噪预算的退化
6.3 PLL 中 MASH 的设计考量
| 设计维度 | MASH 在 PLL 中的特征约束 |
|---|---|
| 阶数选择 | 3阶 MASH 1-1-1 为主流（无条件稳定，足以压制带内噪声）；更高阶少见 |
| 级数限制 | 超过3级的泄漏累积使数字取消条件难以满足（§5） |
| 时钟速率 | PLL 参考频率 决定 MASH 时钟，OSR 受环路带宽限制 |
| 多-bit 输出 | 多-bit MASH 输出降低 MMD 瞬态相位误差，但增加数字接口复杂度 |
6.4 相关 PLL 页面
7. MATLAB 示例
7.1 Example 7.3 — 2-1-1 MASH 行为仿真
% Ex7_3Launch.m 控制文件，配置 2-1-1 MASH 仿真参数
% 选项：
% - 四级运放独立增益设置
% - 运放输出硬饱和设置
% - 两级缩放因子 k1, k2 设置仿真结果（OSR = 64）：
- 理想积分器：峰值 SNR ≈ 120 dB
- 第一积分器有限增益（60 dB）：泄漏噪声呈一阶整形
- 第一积分器饱和（clipping）：白噪声底上升，SNR 退化约 12 dB
8. 参考文献
- Maloberti, F. (2007). Data Converters, §7.2.6-§7.2.7. Springer.
- Hayashi, T., et al. (1986). “A Multistage Delta-Sigma Modulator without Double Integration Loop.” ISSCC, 182-183.
- Brandt, B. P., & Wooley, B. A. (1991). “A 50-kHz 16-bit A/D Converter Using a Multistage Delta-Sigma Modulator.” IEEE JSSC, 26(12), 1905-1911.
- Pavan, S., Schreier, R., & Temes, G. C. (2017). Understanding Delta-Sigma Data Converters (2nd ed.), Ch.5. IEEE Press/Wiley.