IC电磁兼容建模技术

📚 EMC of ICs 补充：本页基于 Electromagnetic Compatibility of Integrated Circuits Ch.5，系统介绍 IC 级 EMC 建模的完整体系。与 IC电磁兼容基础与耦合机制 的概念层面不同，本页聚焦具体的模型结构与参数。

---

1. ESD 测试模型

1.1 人体模型（HBM）

等效电路：$C_{HBM}=100\text{pF}$，$R_{HBM}=1500\Omega$

• 描述带电人体通过 IC 引脚到地的放电过程
• 标准：MIL-STD-883x Method 3015.7、JEDEC JESD22-A114-B、AEC-Q100-002
• 商业 IC 通常要求 2kV HBM 等级
• 2kV HBM 峰值电流约 1.3A
• 系统级 ESD（EN 61000-4-2）：$C=150\text{pF}$，$R=330\Omega$，能量远大于 IC 级

IC 级 vs 系统级对比：

参数	IC 级（MIL-STD-883x）	系统级（EN 61000-4-2）
电容	100pF	150pF
电阻	1500Ω	330Ω
2kV 峰值电流	~1.3A	~数+ A
上升时间	~ns	<1ns

1.2 机器模型（MM）

等效电路：$C_{MM}=200\text{pF}$，$R\approx 0\Omega$

• 描述带电金属机械在 IC 处理过程中的放电
• 低阻抗大电流放电，峰值电流远高于 HBM
• 典型测试等级：±200V（常规）/ ±400V（增强）
• 波形振荡（寄生电感导致）

1.3 带电设备模型（CDM）

• IC 自身带电后通过一个引脚对地放电
• 发生在自动化制造/装配过程中
• 极快放电（ns 级），低阻路径，电流可达数安培
• 典型失效模式：栅氧击穿（pinhole）——不同于 HBM/MM 的热失效
• 随栅氧变薄，CDM 重要性增加

1.4 传输线脉冲（TLP）

原理：通过同轴传输线放电产生高电流方波脉冲。

• 脉冲宽度：100ns（ANSI/ESD SP5.5.1-2004）
• 逐步增加预充电电压→获取准静态 I-V 特性曲线
• 每次放电后测量漏电流→失效判据
• 可提取动态导通电阻、保持电压等参数
• 优势：非破坏性表征、可重复、提供 I-V 曲线洞察

---

2. 内部电流开关机制

2.1 基本机制

每个逻辑门/反相器切换时产生电流峰值 $I_P$（$V_{DD}$ 路径）和 $I_N$（$V_{SS}$ 路径）：

• 电流峰值通过封装键合线和引线电感→产生 ground bounce
• 幅度与频率：$V_{bounce}=L\cdot di/dt$

2.2 工艺缩放对电流的影响

工艺	年份	$V_{DD}$	密度 (cells/mm²)	$f_{clk}$ (MHz)	门电流	切换延迟
1.2μm	1985	5V	8K	4-50	1.1mA	1ns
0.35μm	1995	5-3.3V	50K	16-300	0.6mA	0.2ns
0.18μm	1999	3.3-2V	160K	100-900	0.3mA	0.1ns
65nm	2007	2.5-0.7V	900K	500-3000	0.1mA	30ps

关键趋势：单门电流减小，但密度增长更快→总电流峰值持续增大。

2.3 CPU 活动估算

CPU 类型	总逻辑门数	每周期活动门数（~10%）
8-bit	3K–5K	300–500
16-bit	15K–100K	1.5K–10K
32-bit	50K–300K	5K–30K

16-bit MCU 10,000 门同时切换→理论峰值 4.5A（实际因延迟分散约 450mA/4ns）。

---

3. IC EMC 模型标准

3.1 ICEM（IEC 62014-3）

IC Electromagnetic Model——面向寄生发射预测（1MHz–1GHz）。

子模型	描述
ICEM-Core	内部电流源 $I(t)$ + 核心阻抗 $Z(f)$
ICEM-I/O	I/O 缓冲模型（输入/输出特性）
ICEM-Package	封装寄生（$R_{pack}$、$L_{pack}$、$C_{pack}$）

参数提取：

• $I(t)$：SPICE 瞬态仿真
• $Z(f)$：AC SPICE 仿真
• $C_{rail}$：后布局提取
• $R_{pack}$、$L_{pack}$：电磁 CAD 工具（HFSS、EMC2000）

3.2 IBIS（ANSI/EIA-656-A）

I/O Buffer Information Specification：

• 基于非机密数据的 I/O 缓冲描述标准
• V/I 曲线（输入/输出特性）+ V/T 数据（时序波形）
• 主要用于信号完整性分析
• 局限：缺少 EMC 关键参数（电源/地引脚模型不完整）

3.3 IMIC（Integrated Macro-model for IC）

• 基于电源阻抗的宏模型方法
• 由日本研究者提出（Takahata, 1999）
• 为 ICEM 等标准模型奠定基础

3.4 LECCS 模型

子模型	描述
LECCS-Core	核心电流消耗模型
LECCS-I/O	I/O 驱动/接收模型

• 行为级描述，适合系统级 EMC 仿真
• 可与 IBIS 数据结合使用

3.5 VHDL-AMS

• 行为级硬件描述语言扩展（模拟+混合信号）
• 支持 EMC 模型的行为描述
• 可在标准 EDA 工具中仿真

---

4. 封装与 PCB 模型

4.1 封装寄生

参数	典型值	影响
$R_{pad}$	0.1Ω	焊盘接触电阻
$C_{pad}$	10pF	焊盘寄生电容
$R_{pack}$	0.3Ω	封装串联电阻
$L_{bond}$	1-5nH	键合线电感
$R_{vdd/vss}$	1Ω	片上电源串联电阻

4.2 PCB 模型

• 微带线/带状线传输线模型
• 地平面阻抗
• 去耦电容模型（含 ESL/ESR）

---

相关页面

• EMC of Integrated Circuits 深度解析（来源页）
• IC电磁兼容基础与耦合机制
• IC电磁兼容测量方法与标准
• 电磁兼容基础理论
• IC电磁兼容案例研究
• IC低发射与抗扰度设计指南
• ESD测试模型与系统级模型 — Voldman 教材提供更详细的 ESD 模型参数（HBM/MM/CDM/TLP/VF-TLP 完整参数、系统级模型 IEC 61000-4-2/HMM/CBM/CDE）