Banerjee 有源环路滤波器设计

本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 24-25 章提炼。有源环路滤波器在 VCO 调谐电压需求超过电荷泵供电范围时是必需的选择，但代价是增加运放的噪声和成本。

---

前后关系

前置知识：

• Banerjee 无源环路滤波器设计 — Ch.20-23 被动滤波器设计基础
• Banerjee 环路滤波器系数与传递函数 — Ch.8 滤波器系数定义

本书内部链条：

• Ch.24-25（本文）← Ch.2 (有源滤波器的必要性场景)
• → Ch.31 (部分集成环路滤波器中包含有源方案)

---

Ch.24: Fundamentals of PLL Active Loop Filter Design

为何需要有源滤波器

无源滤波器的局限性在于电荷泵输出的最大电压受限于电源电压（通常 3-5V）。当 VCO 需要更高调谐电压（如 10V 以上）时，必须使用有源滤波器使用运放升压。

标准反馈拓扑（Preferred Approach）

Kφ → [C1] → (+) → [R2-C2] → [R3-C3] → [R4-C4] → [VCO]
           ←(−) op-amp
       Vcc/2

• 运放接成标准反馈形式，Vcc/2 为共模偏置
• 传递函数形式与被动滤波器不同——A0 = C1 + C2（与阶数无关）

有源滤波器系数

阶数	A0	A1	A2	A3
2nd	C1+C2	C1·C2·R2	0	0
3rd	C1+C2	C1·C2·R2 + (C1+C2)·C3·R3	C1·C2·C3·R2·R3	0
4th	C1+C2	C1·C2·R2 + (C1+C2)·(C3·R3+C4·R4+C4·R3)	见原文 Table 8.2	C1·C2·C3·C4·R2·R3·R4

有源滤波器中 A0 不随阶数增加，这是与被动滤波器的关键区别。

运放引入的噪声模型

运放向PLL环路注入额外噪声，这是有源滤波器相比无源方案的主要代价。噪声源分为两类：

电压噪声 $e_n$

运放输入端的电压噪声密度（单位 $\text{nV}/\sqrt{\text{Hz}}$），通过运放闭环增益传递到VCO调谐端。在PLL环路中，运放电压噪声的传递函数为：

$$S_{\varphi ,\text{op-amp}}(f)={\left|\frac{G(s)}{1+G(s)\cdot H}\right|}^2\cdot {\left|\frac{Z_f(s)}{Z_i(s)}\right|}^2\cdot e_n^2$$

运放噪声在PLL带内表现为低通特性，环路带宽内的运放噪声贡献被闭环特性抑制（类似于参考噪声的传递函数）。

电流噪声 $i_n$

运放输入端电流噪声（单位 $\text{pA}/\sqrt{\text{Hz}}$），流经反馈网络和滤波器阻抗，转换为电压噪声：

$$v_{n,\text{out}}=i_n\cdot |Z_f(s)|$$

电流噪声在低频段影响更大（滤波器阻抗高），随频率升高因阻抗降低而减小。对于JFET输入运放，电流噪声通常可忽略（$<1\text{fA}/\sqrt{\text{Hz}}$）；BJT输入运放需特别关注，因其输入偏置电流更大。

1/f 噪声（闪烁噪声）

运放在低频段存在 $1/f$ 噪声拐角，典型拐角频率在 $10\text{Hz}\sim 1\text{kHz}$ 之间。在窄带PLL合成器（环路带宽 $<1\text{kHz}$）中，$1/f$ 噪声可能成为带内相位噪声的主要贡献者——这是有源滤波器设计中最容易忽视的问题。

噪声对比：有源 vs 无源

噪声特性	无源滤波器	有源滤波器
热噪声	仅由 $R2/R3$ 产生（通常 $<1\text{nV}/\sqrt{\text{Hz}}$）	运放 $e_n$ 通常 $1-10\text{nV}/\sqrt{\text{Hz}}$，是主要噪声源
电流噪声	无	JFET型 $<1\text{fA}/\sqrt{\text{Hz}}$，BJT型可能 $>1\text{pA}/\sqrt{\text{Hz}}$
带外噪声	滤波器自然衰减	运放噪声可能抬高噪底（需加后置RC滤波）
杂散产生	无（纯线性）	运放非线性导致谐波和IM产物

工程规则：当运放噪声贡献 $<$ 电荷泵噪声贡献的 $1/3$ 时，有源滤波器对整体相位噪声的退化可忽略。

运放选择准则

选择适合PLL环路滤波器应用的运放时，需综合考虑以下关键指标：

增益带宽积（GBW）

运放的GBW必须远大于环路带宽 ${\omega }_c$，以避免引入额外相移降低相位裕度：

$$\text{GBW}\gg {\omega }_c(\text{通常要求 GBW}>10\times {\omega }_c)$$

对于 $F_c=100\text{kHz}$ 的设计，建议 GBW $\ge 10\text{MHz}$。GBW不足时，运放的高频极点会与滤波器极点相互作用，导致实际相位裕度显著低于设计值。

压摆率（SR）

VCO调谐电压的大信号阶跃要求运放有足够的压摆率避免失真：

$$\text{SR}\ge \Delta V_{\text{tune}}\cdot {\omega }_c$$

实例：$\Delta V_{\text{tune}}=5\text{V}$，$F_c=50\text{kHz}$ 时，需 $\text{SR}\ge 5\times 2\pi \times 50\text{k}=1.57\text{V/}\mu \text{s}$。

噪声指标

• 电压噪声：$e_n<10\text{nV}/\sqrt{\text{Hz}}$（@10kHz），优选 $<5\text{nV}/\sqrt{\text{Hz}}$
• 电流噪声：$i_n<1\text{pA}/\sqrt{\text{Hz}}$（JFET输入型通常更优）
• $1/f$ 拐角频率：$<100\text{Hz}$，避免低频相位噪声恶化

直流特性

• 输入失调电压 $V_{os}<1\text{mV}$（过大偏移会改变VCO调谐电压工作点，导致频率偏移）
• 失调电压温漂 $<10\mu \text{V}{/}^{\circ }\text{C}$
• 开环增益 $A_{ol}>100\text{dB}$（保证闭环精度和线性度）
• 电源抑制比 PSRR $>80\text{dB}$（抑制电源噪声耦合）

常用运放选型推荐

运放型号	输入类型	GBW	$e_n$ (nV/√Hz)	$i_n$	适用场景
OPA227	BJT	8 MHz	3.0	1 pA/√Hz	通用低噪声，$F_c<100\text{kHz}$
OPA140	JFET	11 MHz	5.1	0.8 fA/√Hz	低电流噪声，高阻抗设计
ADA4898	BJT	65 MHz	0.9	2 pA/√Hz	超低电压噪声，$F_c>500\text{kHz}$
OPA1611	BJT	40 MHz	1.1	1.5 pA/√Hz	音频级低失真，通用高性能
OPA2188	CMOS	2 MHz	8.5	0.2 pA/√Hz	零漂移，$F_c<20\text{kHz}$ 精密应用
AD797	BJT	8 MHz	0.9	2 pA/√Hz	超低噪声低带宽

有源滤波器的极点计算

有源滤波器的极点计算相对简单：

• 二阶：$T1=C1\cdot C2\cdot R2/(C1+C2)$
• 三阶：$T3=C3\cdot R3$，非常简洁
• 四阶：求解二次方程 $\omega T^2-(R3C3+R4C4+R3C4)\cdot T+R3R4C3C4=0$

Gamma 优化因子在有源滤波器中的修正模型

Gamma 优化因子最初是为被动滤波器定义的（$\gamma =T2/(A0\cdot {\omega }_c^2)$，其中 $A0=\sum C_i$）。但在有源拓扑中，$A0$ 不再等于所有电容之和，Gamma 的定义和选择规则需进行系统修正。

有源拓扑中 A0 与 Gamma 定义差异

指标	被动滤波器	有源滤波器
$A0$	$\sum C_i=C1+C2+C3+C4$	$C1$（仅积分电容）
$C2$ 位置	与 R2 串联接地	与 R2 串联接运放输出
$A1=A0\cdot T1$	$R2\cdot C1\cdot C2$	$R2\cdot C1\cdot C2$（相同）
Gamma	${\gamma }_{passive}=T2/(A{0}_{passive}\cdot {\omega }_c^2)$	${\gamma }_{active}=T2/(C1\cdot {\omega }_c^2)$

关键差异：有源滤波器中 $A0=C1$（而非 $C1+C2$），导致相同设计规格下 ${\gamma }_{active}>{\gamma }_{passive}$。

γ 的转换公式

从被动拓扑到有源拓扑的 Gamma 转换：

$${\gamma }_{active}=\frac{T2}{C1\cdot {\omega }_c^2}=\frac{T2}{A{0}_{passive}\cdot {\gamma }_{passive}\cdot {\omega }_c^2}=\frac{1}{{\gamma }_{passive}}\cdot \frac{T2}{A{0}_{passive}\cdot {\omega }_c^2}=\frac{{\gamma }_{passive}}{{\gamma }_{passive}}=1$$

修正后的有源 Gamma 定义：

$${\gamma }_{act}=\frac{T2}{A{0}_{act}\cdot {\omega }_c^2}\cdot \frac{A{0}_{act}}{A{0}_{passive}}=\gamma \cdot \frac{C1}{C1+C2+C3}$$

其中 $\gamma$ 为相同规格下被动拓扑的等效 Gamma 值。

有源 Gamma 的实际选择策略

由于有源滤波器中 $A0$ 的含义不同，Gamma 的推荐范围也需相应调整：

有源二阶滤波器 Gamma 选择（标准反馈拓扑）：

$C1=A{0}_{act}$，$C2=C1\cdot (1-{\gamma }_{act})/{\gamma }_{act}$

等效被动 γ	有源 γ（C1 仅积分电容）	推荐 C1/C2 比	典型应用
0.05-0.08	0.15-0.25	1:4 至 1:3	锁定时间优先
0.10-0.15	0.30-0.50	1:2 至 1:1	均衡设计
0.18-0.25	0.50-0.70	1:1 至 3:2	噪声优先

设计规则：有源二阶滤波器中，${\gamma }_{act}\approx 0.3-0.5$ 对应被动等效 $\gamma \approx 0.10-0.15$，此时锁定时间和噪声的综合性能最优。

运放有限 GBW 对 γ 的修正

运放有限增益带宽积（GBW）引入的相移会降低有效相位裕度，需对设计 Gamma 进行补偿：

$${\gamma }_{eff,active}=\frac{{\gamma }_{act}}{1+\frac{{\omega }_c}{GBW}\cdot (1+\frac{C2}{C1})}$$

GBW 退化定量表（目标 ${\gamma }_{act}=0.40$，等效 ${\gamma }_{passive}=0.12$）：

GBW / ${\omega }_c$ 比	${\gamma }_{eff}$	PM 退化	需补偿的 γ 增量
100	0.396	$<0.5°$	忽略
50	0.392	$\sim 1°$	$+0.01$
20	0.385	$\sim 2°$	$+0.02$
10	0.370	$\sim 4°$	$+0.05$
5	0.350	$\sim 7°$	$+0.10$

工程规则：GBW/${\omega }_c$ > 20 时 GBW 影响可忽略；GBW/${\omega }_c$ < 10 时必须在设计 γ 基础上增加 0.05-0.10 以补偿运放相移。

运放输出阻抗对 γ 的扰动

运放有限开环输出阻抗 $R_{out}$ 与滤波器串联，产生额外零点：

$$Z_{out,closed}\approx \frac{R_{out}}{1+A_{OL}(s)}$$

在 ${\omega }_c$ 处，$A_{OL}(j{\omega }_c)\approx GBW/{\omega }_c\gg 1$，因此 $Z_{out,closed}\approx R_{out}\cdot {\omega }_c/GBW$。若此值超过 R2 的 1%，有效 γ 会出现可测量偏差。

设计建议：

1. 优先选择 GBW 余量 > 10× 的运放（GBW > 10 · ${\omega }_c$）
2. 有源滤波器设计中应将 γ 的选择范围上移 0.05-0.10（相对于等效被动设计）
3. 差分拓扑的 γ 选择与单端一致，但需额外考虑共模反馈对 $A0$ 的影响

---

Ch.25: Active Loop Filter Using the Differential Phase Detector Outputs

差分输出利用

部分 PLL 鉴相器提供差分（互补）输出信号。常规使用仅利用单端输出，差分方案则同时利用两路输出。

拓扑方案

利用 PFD 的差分输出可以构造特殊的环路滤波器拓扑，关键优势在于：

• 不需要额外的外部偏置电压
• 有效共模抑制

有源滤波器完整设计实例

为便于与无源方案对比，沿用无源二阶实例的规格：

设计规格：

• $F_{\text{out}}=1960$ MHz，$F_{\text{comp}}=50$ kHz，$N=39200$
• $K_{\varphi }=5$ mA，$K_{\text{vco}}=30$ MHz/V
• 目标 $F_c=2.5$ kHz，相位裕度 $\varphi =48^{\circ }$
• VCO 调谐电压范围 $1-10$ V（超出电荷泵 $5$ V 供电，必须使用有源滤波器）

运放选择：选用 OPA227 (GBW=8MHz, $e_n=3.0$ nV/√Hz)，满足 GBW $\gg {\omega }_c$ 要求。

计算过程：

1. ${\omega }_c=2\pi \times 2500=15708$ rad/s
2. $T2=(\tan 48^{\circ }+\sec 48^{\circ })/15708=1.66\times 10^{-4}$ s
3. $T1=1/(15708^2\times 1.66\times 10^{-4})=2.44\times 10^{-5}$ s（二阶近似）
4. $K=(5\text{mA}\times 30\text{MHz/V})/39200=3.83$
5. 有源二阶 $A0=\frac{K}{{\omega }_c^2}\cdot \sqrt{\frac{1+({\omega }_{c}T2{)}^2}{1+({\omega }_{c}T1{)}^2}}=8.42\times 10^{-9}$ F
6. $\gamma =T2/(A0\cdot {\omega }_c^2)=0.080$
7. $C1=A0\cdot \gamma =0.67$ nF，$C2=A0(1-\gamma )=7.75$ nF
8. $R2=T2/C2=21.4$ kΩ

与无源方案对比：

• 元件值完全相同（二阶有源与无源数学等价）
• 但实际中 $C1$ 两端的直流电压由运放维持，允许使用低压电容
• 需要额外提供运放供电（$\pm 12$V 或 $+15$V）
• 整体相位噪声预计恶化 $\sim 2-3$ dB（OPA227 的 $3.0$ nV/√Hz 贡献）

有源三阶滤波器设计

有源三阶滤波器在二阶基础上增加 R3-C3 分支，提供额外的杂散抑制。

传递函数与系数

有源三阶的 A0 仍为 $A0=C1+C2$（与二阶相同），A1, A2 为：

$$A1=C1\cdot C2\cdot R2+(C1+C2)\cdot C3\cdot R3$$ $$A2=C1\cdot C2\cdot C3\cdot R2\cdot R3$$

传递函数为：

$$Z(s)=\frac{1+sT2}{s[(C1+C2)+A1\cdot s+A2\cdot s^2]}$$

设计方程

给定 $F_c$、$\varphi$、$T3$（同无源三阶的选取原则）：

1. $T2=(\tan \varphi +\sec \varphi )/{\omega }_c$
2. 选择 $T3$ 后，$T1\approx 1/({\omega }_c^2\cdot T2)-T3$
3. $A0=\frac{K}{{\omega }_c^2}\cdot \sqrt{\frac{1+({\omega }_{c}T2{)}^2}{(1+({\omega }_{c}T1{)}^2)(1+({\omega }_{c}T3{)}^2)}}$
4. $A1=A0(T1+T3)$，$A2=A0\cdot T1\cdot T3$
5. 元件值由系数方程组反求

设计实例

沿用相同规格（$F_c=2.5\text{kHz}$，$\varphi =48^{\circ }$），$T3=0.1\cdot T2$：

参数	值	与被动三阶对比
C1	$\sim 0.55$ nF	相同
C2	$\sim 6.50$ nF	相同
C3	$\sim 1.10$ nF	相同
R2	$\sim 22.1$ kΩ	相同
R3	$\sim 14.9$ kΩ	相同

有源三阶与被动三阶在数学上等价，元件值相同。差异在于有源方案需要运放供电，但允许 VCO 调谐电压超过电荷泵电源电压。

运放选型的定量准则

除了上述定性准则外，以下定量公式有助于在设计中精确评估运放对 PLL 性能的影响。

GBW 对 $H_{active}(s)$ 的精确修正

运放的有限 GBW 在滤波器传递函数中引入一个等效的附加极点。修正后的有源滤波器传递函数：

$$Z_{\text{active,real}}(s)=Z_{\text{active,ideal}}(s)\cdot \frac{1}{1+s/(2\pi \cdot \beta \cdot \text{GBW})}$$

其中 $\beta$ 为反馈系数（对于标准反馈拓扑，$\beta =1$）。

GBW 不足导致的相位裕度损失：

$$\Delta {\varphi }_{\text{GBW}}=\arctan \left(\frac{{\omega }_c}{2\pi \cdot \beta \cdot \text{GBW}}\right)[\text{degrees}]$$

定量设计要求：

设计要求	GBW / ${\omega }_c$ 比值	$\Delta {\varphi }_{\text{GBW}}$
最低要求	$5\times$	$\sim 11.3°$（不可忽略，需在设计 PM 中预留）
推荐	$10\times$	$\sim 5.7°$（可接受，PM 预算中扣除）
严格	$20\times$	$\sim 2.9°$（可忽略）
保守	$50\times$	$\sim 1.1°$（完全可忽略）

设计规则：目标 PM 应为 ${\varphi }_{\text{target}}={\varphi }_{\text{required}}+\Delta {\varphi }_{\text{GBW}}$。例如若要求锁定后 PM $\ge 45°$，GBW/ ${\omega }_c=10$ 时，滤波器设计目标 PM 应为 $45+5.7\approx 51°$。

压摆率对阶跃响应的约束

VCO 调谐电压的大信号阶跃要求运放具有足够的压摆率。频率跳变 $\Delta F$ 对应的 VCO 调谐电压变化：

$$\Delta V_{\text{tune}}=\frac{\Delta F}{K_{\text{vco}}}=\frac{|F_{\text{target}}-F_{\text{current}}|}{K_{\text{vco}}}$$

压摆率需满足：

$$\text{SR}\ge \frac{\Delta V_{\text{tune}}}{T_{\text{rise,min}}}\approx \Delta V_{\text{tune}}\cdot \frac{{\omega }_c}{2\pi }[\text{V/}\mu \text{s}]$$

实例计算：

• $\Delta F=20$ MHz，$K_{\text{vco}}=30$ MHz/V → $\Delta V_{\text{tune}}=0.67$ V
• $F_c=50$ kHz → ${\omega }_c=314159$ rad/s
• $\text{SR}\ge 0.67\times 314159/(2\pi )\approx 33$ kV/s $=0.033$ V/$\mu$s（多数运放轻松满足）

严格案例：

• $\Delta F=100$ MHz，$K_{\text{vco}}=10$ MHz/V → $\Delta V_{\text{tune}}=10$ V
• $F_c=500$ kHz → ${\omega }_c=3.14\times 10^6$ rad/s
• $\text{SR}\ge 10\times 3.14\times 10^6/(2\pi )\approx 5.0$ V/$\mu$s（需高速运放，如 ADA4898）

运放噪声对 PLL 相位噪声的定量贡献

运放电压噪声 $e_n$ 通过以下路径贡献到 PLL 输出相位噪声：

$$L_{\text{op-amp}}(f)=e_n^2\cdot {\left|\frac{K_{\text{vco}}}{f}\right|}^2\cdot {\left|\frac{Z_f(f)}{Z_i(f)}\right|}^2\cdot {\left|\frac{G(s)}{1+G(s)\cdot H}\right|}^2$$

带内简化公式（$f\ll F_c$）：

$$L_{\text{op-amp,in-band}}\approx e_n^2\cdot {\left(\frac{K_{\text{vco}}}{F_c}\right)}^2\cdot {\left(\frac{C1+C2}{C1}\right)}^2\cdot {\left(\frac{F_c}{f}\right)}^2[\text{线性}]$$

判断是否可忽略的标准：当 $L_{\text{op-amp,in-band}}(f)<L_{\text{PFD,in-band}}(f)-10$ dB 时，运放噪声贡献可忽略。

选型量化流程

输入：Fc, Kvco, Kϕ, N, ΔFtune, PN_spec
  │
  ├─ GBW 选择：GBW ≥ 10 × ωc（若 Δϕ_GBW < 5°）
  ├─ SR 验证：SR ≥ ΔVtune × ωc/(2π)
  ├─ en 验证：L_op-amp < L_PFD - 10 dB
  ├─ Vos 验证：Vos × Kvco < ΔF_channel/10
  └─ PSRR 验证：PSRR > 80 dB @ Fcomp
      │
      ▼
  输出：满足所有约束的运放型号

CMRR 定量分析与设计要求

共模抑制比（CMRR）定义了运放抑制共模信号的能力。在有源环路滤波器中，CMRR 的重要性常被低估——它在以下三个方面直接影响 PLL 性能。

CMRR 对参考杂散的贡献

有源滤波器中，电荷泵输出的共模纹波（来自 PFD 的 $Q$ 和 $\overline{Q}$ 路径）通过运放的有限 CMRR 转换为差模电压：

$$V_{out,cm\to dm}=V_{cm,in}\cdot 10^{-\text{CMRR}(f_{comp})/20}$$

其中 $\text{CMRR}(f_{comp})$ 是运放在参考频率处的 CMRR（通常随频率升高而下降）。

杂散贡献量化：

• 电荷泵共模输出纹波 $V_{cm,ripple}$（典型 $1-10$ mV@$F_{comp}$）
• 经 CMRR 转换后出现在 VCO 调谐端：$\Delta V_{tune,cmrr}=V_{cm,ripple}\cdot 10^{-\text{CMRR}/20}$
• 对应的参考杂散：$Spu{r}_{CMRR}=20\log \left(\frac{K_{vco}\cdot \Delta V_{tune,cmrr}}{2\cdot F_{comp}}\right)$

运放 CMRR @ $F_{comp}$	$V_{cm,ripple}=5$mV 时 $\Delta V_{tune}$	等效杂散（$K_{vco}=30$MHz/V, $F_{comp}=50$kHz）
60 dB	$5.0$ $\mu$V	$-66$ dBc
80 dB	$0.5$ $\mu$V	$-86$ dBc
100 dB	$0.05$ $\mu$V	$-106$ dBc
120 dB	$5$ nV	$-126$ dBc

设计要求：若系统参考杂散指标为 $<-80$ dBc，则 CMRR @ $F_{comp}$ 需 $>80$ dB。

CMRR 频率响应

运放的 CMRR 并非平坦常数，而是随频率升高以 $-20$ dB/dec 滚降：

$$\text{CMRR}(f)={\text{CMRR}}_{DC}-20{\log }_{10}\left(\frac{f}{f_{CMRR}}\right)$$

其中 $f_{CMRR}$ 是 CMRR 的主导极点频率（通常 $10-100$ Hz，远低于 $F_{comp}$）。

运放类型	CMRR(DC)	$f_{CMRR}$	CMRR @ $F_{comp}=50$kHz	CMRR @ $F_{comp}=1$MHz
OPA227 (BJT)	120 dB	50 Hz	80 dB	54 dB
OPA140 (JFET)	110 dB	100 Hz	76 dB	50 dB
ADA4898 (BJT)	125 dB	200 Hz	93 dB	67 dB
OPA2188 (CMOS)	135 dB	10 Hz	81 dB	35 dB

关键发现：在 $F_{comp}>1$ MHz 的高频 PLL 设计中，CMRR 的滚降可能使杂散恶化 $>30$ dB。使用 BJT 运放（如 ADA4898）因其较高的 $f_{CMRR}$ 而具有更好的高频 CMRR。

差分输出拓扑中的 CMRR 优势

当使用 Ch.25 的差分输出拓扑时，共模抑制来自两个层面：

1. 运放自身的 CMRR：抑制 $Q$ 和 $\overline{Q}$ 路径共享的共模分量
2. 差分结构的共模抵消：两路输出取差，理想情况下抵消所有共模成分

差分结构的等效 CMRR：

$${\text{CMRR}}_{diff}={\text{CMRR}}_{opamp}+20{\log }_{10}\left(\frac{G_{diff}}{G_{cm}}\right)$$

其中 $G_{diff}/G_{cm}$ 是差分结构的共模增益比。对称设计时，额外提供 $10-20$ dB 改善。

拓扑	有效 CMRR @ $F_{comp}$	杂散改善（vs 单端有源）
单端有源（标准反馈）	取决于运放 CMRR	基准
差分输出 + 对称布局	运放 CMRR + 10 dB	$-10$ dB
差分输出 + 匹配修调	运放 CMRR + 20 dB	$-20$ dB

CMRR 测量与验证方法

实验室 CMRR 测试（适用于 PLL 应用场景）：

1. 断开电荷泵，在运放输入端注入共模正弦信号（$V_{cm,pp}=100$ mV @ $F_{comp}$）
2. 用频谱仪测量 VCO 调谐端的输出信号幅度 $V_{out,pp}$
3. 计算 CMRR：$\text{CMRR}=20{\log }_{10}(V_{cm,pp}/V_{out,pp})$
4. 改变注入频率，扫描得到 CMRR 频率响应曲线

工程设计规则：

1. 对于 $F_{comp}<100$ kHz 的 PLL，CMRR $>80$ dB @ $F_{comp}$ 即可满足杂散要求
2. 对于 $F_{comp}>1$ MHz 的高频 PLL，必须选择高 $f_{CMRR}$ 的运放（如 ADA4898）
3. 差分输出拓扑可额外提供 $10-20$ dB 的共模抑制（无需更高 CMRR 运放）
4. PCB 布局不对称会劣化差分拓扑的额外 CMRR 改善——匹配走线长度和寄生

不满足的指标	典型后果	工程对策
GBW $<10{\omega }_c$	相位裕度降低，可能不稳定	增大设计目标 PM 补偿；或更换高速运放
SR 不足	大信号阶跃响应失真，锁定时间延长	降低 $\Delta F$ 步长（多步跳频）；或更换高压摆率运放
$e_n$ 过高	带内相噪恶化，降低 SNR	选用低噪声运放（$e_n<3$ nV/√Hz）；或采用无源前置滤波
$V_{os}$ 过大	VCO 调谐点偏移，频率误差	使用 auto-zero/chopper 运放；或后台数字校准
PSRR 不足	电源噪声耦合到 VCO 调谐端	增强电源去耦；或使用 LDO 单独供电

有源四阶滤波器设计

有源四阶滤波器增加 R4-C4 分支，但 A0 仍为 $A0=C1+C2$（与阶数无关）。

传递函数与极点方程

有源四阶滤波器的极点多了一个，但极点求解比被动四阶简单得多——只需解二次方程而非三次方程：

$$T^2-(R3C3+R4C4+R3C4)\cdot T+R3\cdot R4\cdot C3\cdot C4=0$$

将 $T$ 的两个根分别对应 $T3$ 和 $T4$，$T1$ 由二阶关系给出：

$$T1=\frac{C1\cdot C2\cdot R2}{C1+C2}$$

有源四阶不会出现被动四阶中的复极点问题——这是有源拓扑的核心优势之一。

设计实例

沿用相同规格，$T3=0.1\cdot T2$，$T4=0.05\cdot T2$：

参数	值	说明
C1	$\sim 0.42$ nF	与被动四阶相当
C2	$\sim 5.80$ nF	零点电容
C3	$\sim 1.80$ nF	第三极电容
C4	$\sim 1.10$ nF	第四极电容
R2	$\sim 28.6$ kΩ	零点电阻
R3	$\sim 9.2$ kΩ	第三极电阻
R4	$\sim 7.4$ kΩ	第四极电阻

有源 vs 被动四阶关键差异：

特性	被动四阶	有源四阶
极点方程阶数	三次（可能复极点）	二次（始终实根）
A0	所有电容之和	$C1+C2$（固定）
总电容	较大	较小（C3/C4 不贡献到 A0）
设计复杂度	高（需数值迭代）	低（解析求解）
需要运放	否	是

差分输出拓扑深入分析

基本原理

标准PFD提供 $Q$ 和 $\overline{Q}$ 两路互补输出。常规设计仅使用 $Q$ 到电荷泵，差分设计方案同时利用两路信号，构造对称的环路滤波器结构。

传递函数

差分输出拓扑的等效传递函数与标准反馈拓扑相同，但具备以下优点：

• 两路对称滤波器的输出取差后消除了共模噪声
• 共模偏置 $V_{cc}/2$ 由差分结构自然产生，无需额外偏置电路
• 参考杂散中的共模分量被抵消

设计公式

差分输出拓扑中，每路的滤波器系数计算与标准反馈拓扑相同，但整体传递函数需考虑差分路径的叠加：

$$Z_{\text{diff}}(s)=Z_Q(s)+Z_{\overline{Q}}(s)$$

当两路完全对称时，$Z_{\text{diff}}(s)=2\times Z_{\text{standard}}(s)$，等效总电容翻倍。

特性	标准反馈	差分输出
元件数量	较少	较多
偏置需求	需要 Vcc/2	无需外部偏置
PLL 兼容性	通用	需特定芯片
噪声性能	取决于运放	共模抑制好

---

设计准则总结

1. 仅在必须时才使用有源滤波器（VCO 调谐电压超出电荷泵范围）
2. 优先使用标准反馈拓扑
3. 运放选择低噪声、低漂移型
4. 有源滤波器设计时 A0 = C1+C2 始终成立，不随阶数变化
5. 四阶有源滤波器的极点计算可以解析求解（二次方程），无需像被动四阶那样数值求解

---

与现有知识的联系

• 环路滤波器与电荷泵PLL — 有源滤波器也是一种环路滤波器实现方式
• Banerjee 环路滤波器优化与实现 — 运放选择准则和工程实现细节
• Dean Banerjee PLL Performance Simulation and Design 深度解析 — 来源页

---

关键公式

概念	公式	章节
有源 A0	$A0=C1+C2$（与阶数无关）	Ch.24
有源滤波器传递函数	$Z(s)=\frac{1+sT2}{s[(C1+C2)+C1C2R2\cdot s+\cdots ]}$	Ch.24
二阶极点	$T1=C1\cdot C2\cdot R2/(C1+C2)$	Ch.24
三阶极点	$T3=C3\cdot R3$	Ch.24
四阶极点方程	$T^2-(R3C3+R4C4+R3C4)T+R3R4C3C4=0$	Ch.24
运放 GBW 要求	$\text{GBW}>10\times {\omega }_c$	Ch.24
运放 SR 要求	$\text{SR}\ge \Delta V_{\text{tune}}\cdot {\omega }_c$	Ch.24
噪声传递函数	$S_\phi(f) =	CL(s)
差分输出阻抗	$Z_{\text{diff}}(s)=Z_Q(s)+Z_{\overline{Q}}(s)$	Ch.25

---

参考文献

• Banerjee, D. (2006). PLL Performance, Simulation, and Design (4th ed.), Ch.24-25, App.A.