此标签下有2条笔记。
Class-D数字应用与DSP
“数字放大器”是对Class-D放大器的常见误称——绝大多数Class-D设计本质上是模拟电路，仅在特定环节利用数字电路的优势（高速、噪声免疫、低功耗）。本章讨论FPGA在Class-D中的管家功能、数字输入接口、开环前馈校正方案，以及全数字闭环放大器的关键技术——低延迟ADC。 22.1 Class-D放大器的模拟/数字边界 22.1.1 “数字放大器”的误区 数字：仅逻辑状态（高/低）和时序携带信息，绝对电压不重要。 模拟：绝对电压携带信息和噪声。 参考设计的信号路径分析： 电路段性质原因输入→PWM比较器纯模拟音频信号为时变模拟电压PWM比较器→栅极驱动器近似数字信息在逻辑状态和时序中...
Class-D集成电路方案
Class-D放大器的IC集成度持续提升，从分立元件到控制器+外部MOSFET，再到集成功率开关的全集成方案。本章概述主要IC厂商的产品线、选型要素，以及功率器件（GaN/SiC）、栅极驱动器、比较器、运放、电感磁芯、电容等元件和材料的最新进展。 23.1 Class-D IC集成的演进 集成度演进路径： 分立搭建：运放+比较器+分立晶体管逻辑+独立MOSFET 专用IC出现：适合Class-D的运放/比较器 → 专用栅极驱动器IC（~1991年IR推出首款半桥驱动器） 控制器集成：栅极驱动器 + 误差放大器 + 比较器 + 保护电路 → 仍需外部MOSFET和LC 功率级集成：功率开关集成...