Class-D输入电路设计

Class-D 放大器的输入/预放大电路与 Class-AB 有本质差异：由于高速比较器、栅极驱动等低压需求，Class-D 必须采用低压供电的运放方案。本章系统覆盖运放选型的关键规格、差分输入电路设计、过压保护、电源旁路、共模抑制等设计要点。来源：Class-D Audio Power Amplifier Design Ch2。

---

1. Class-D vs Class-AB 输入电路差异

1.1 Class-AB 的传统做法

• 预放大电路通常由高压电源轨供电（与功率级共用）
• 采用分立小信号晶体管实现低成本设计
• 预放大电流极小（mA级），功耗代价可接受
• 容易找到高耐压分立器件

1.2 Class-D 的低压需求

Class-D 设计需要：

• 高速 PWM 比较器：传播延迟 <40ns 的比较器几乎全部限制在 ±7V 以下
• 低噪声运放：丰富的低压低噪声运放可选
• 数字逻辑电路：故障处理、FPGA/CPU 控制需 3.3V 或 5V 电源
• 电平转换和栅极驱动：均为低压工艺

→ 因此 Class-D 不适合采用分立预放大设计，应使用运放 IC。

---

2. 运放选型关键规格

2.1 关键规格（Critical）

序号	规格	设计要求
1	噪声	输入参考电压噪声 <5nV/√Hz，使预放噪声远小于功率级
2	THD	通常不是限制因素；现代音频运放已内置交越失真抑制
3	带宽	≥15MHz 即可；更高 BW/摆率有助于减小 TIM
4	共模输入电压范围	确认 RRI（Rail-to-Rail Input）或非 RRI
5	CMRR	差分放大器核心指标，越高越好
6	电源电压	须与 Class-D 可用低压轨兼容（单电源或双电源）
7	输出摆幅	RRO 或非 RRO，关注负载依赖关系
8	输出电流驱动	通常 ≥2kΩ 负载驱动能力
9	单位增益稳定性	大多数音频运放已满足
10	容性负载驱动	必要时加串电阻隔离
11	输入保护	输入电流限制能力（5–10mA）
12	过驱响应	必须有输出相位反转保护
13	串扰（双/四运放）	高频串扰（容性）+ 低频串扰（热效应）；推荐使用单运放封装

2.2 次要规格

• 输入失调电压
• 输入偏置电流和失调电流
• 电压反馈 vs 电流反馈（CFA）
• 封装类型（单/双/四）

2.3 CMRR 详解

$$CMRR=20\log \left(\frac{\Delta V_{out}}{\Delta V_{CM}}\right)$$

示例：$V_{CM}$ 变化 ±5V（10V），输出变化 100μV：

$$CMRR=20\log \left(\frac{100\mu V}{10V}\right)=-100dB$$

PSRR（电源抑制比）随频率升高而下降 → 这就是电源旁路电容必须在高频提供低阻抗的原因。MLCC（多层陶瓷电容）因低 ESL/ESR 成为首选。

2.4 串扰分析

• 高频串扰：芯片内容性耦合，随频率增大
• 低频串扰：一个运放的功耗加热芯片局部区域，调制同芯片另一运放性能
• 设计建议：使用单运放封装，提供最佳 PCB 布局自由度

---

3. 参考设计输入电路分析

3.1 差分放大器配置

U1A（OPA1677）配置为差分放大器，要求以下阻容值严格匹配以获得最佳 CMRR：

$$R1A=R2A,R3A=R4A,R5A=R6A,C3A=C4A$$

• 电阻精度：0.1%（改善匹配和 CMRR）
• 电容精度：5% 可接受

3.2 增益设计

设计原则：利用运放最大输出摆幅以获得最佳信噪比。

参考设计条件：

• 模拟电源轨：±7VDC
• 运放输出摆幅：±5V（10kΩ 负载下距轨 2V）
• 最大输入信号：$2V_{RMS}=\pm 2.822V_{peak}$

$$Gain=\frac{5V}{2.822V}=1.77V/V=+4.97dB$$

差分放大器增益公式：

$$A_v=\frac{R5A}{R3A+R1A}=\frac{17.8k\Omega }{10k\Omega +33.2\Omega }\approx 1.78$$

3.3 高频滚降设计

$C3A$ 和 $C4A$ 在音频频段以上衰减增益：

• 典型转折频率：100kHz
• 确保 20kHz 处增益滚降 <0.5dB
• 同时在 20kHz 以上提供噪声衰减

3.4 输入保护元件

元件	功能
C1A, C2A	ESD 保护 + EMI 滤波，必须接机壳地（非电路地）
R1A, R2A + FB1A, FB2A	衰减射频噪声拾取
TVS1A, TVS2A	瞬态电压抑制（TVS），过压钳位
R3A, R4A	设定输入阻抗（≥10kΩ）+ 限制过压时输入电流

---

4. 输入过压容限（Electrical Overstress）

4.1 运放输入电流限制

现代运放的输入电压规格通常附注脚：输入电压可超过电源轨，前提是输入电流限制在 XmA（通常 5–10mA）。

计算示例：若限流 10mA，$R3A=R4A=10k\Omega$，运放未上电（电源轨 = 0V）：

$$V_{in,max}=10mA\times 10k\Omega =\pm 100V_{peak}$$

4.2 未上电状态的输入信号

输入信号很少在放大器关机时断开，因此必须分析：

• 输入保护二极管在未上电时将输入信号钳位到 0V
• 输入电流通过二极管流入电源轨
• 必须确保电源轨上的负载阻抗足够低，防止电压升至不安全水平
• 必要时在电源轨上增加 TVS 钳位

4.3 TVS/ESD 保护优势

• 将 ESD 脉冲电流就近旁路到机壳
• 避免 ESD 电流流经运放本体

---

5. 电源旁路设计

5.1 R-C 增强滤波

参考设计不仅使用旁路电容，还采用 R-C 低通滤波器为运放电源轨提供额外噪声抑制：

$$f_{pole}=\frac{1}{2\pi RC}$$

R7A/C5A 和 R8A/C6A 提供 15.9kHz 低通极点。

5.2 与 PSRR 的互补关系

• 运放 PSRR 在低频很高，随频率升高而下降
• R-C 滤波器的衰减随频率升高而增大
• 两者互补：R-C 滤波器补偿运放 PSRR 的频率衰减特性

---

6. 共模输入电压范围

6.1 平衡 vs 非平衡输入

• 参考设计采用平衡输入连接
• 优势：噪声拾取抑制、地环路消除、高 CMRR

6.2 CM 电压容限计算

参考设计的差分放大器配置允许共模信号范围：$\pm 7.818V_{peak}$

在最大 CM 电压 +7.818V 上叠加最大差分信号 $\pm 2.818V_{peak}$ 时，运放所有节点电压仍在可工作范围内。

6.3 输入耦合

平衡输入配置允许放大器输入端直流耦合，无需 AC 耦合电容。

---

7. 相位设计

全信号链非反相原则：

• 误差放大器到输出的相位：反相
• 因此预放大器必须为反相，使整个信号链为非反相
• 正相信号连接 J1A-1，反相信号连接 J1A-3
• J1A-2 接机壳地（遵循 Whitlock 平衡互连标准）

---

8. 设计要点总结

设计要素	推荐做法
运放噪声	<5nV/√Hz，使预放噪声 << 功率级噪声
差分匹配电阻	0.1% 精度
增益设计	利用运放最大输出摆幅优化 SNR
ESD/TVS	接机壳地，就近旁路
过压保护	利用限流电阻 + TVS 钳位
电源旁路	R-C 滤波互补 PSRR 频率特性
输入耦合	平衡输入可直流耦合
封装选择	单运放封装优于双/四封装（布局自由度、串扰）

---

参考文献

• Analog Devices. (2009). Op amp CMRR. MT-042.
• Putzeys, B. (2014). The G word, or how to get your audio off the ground. EDN.
• Whitlock, B. (1995). Interconnection of balanced and unbalanced equipment. Jensen AN-003.
• Texas Instruments. (2022). OPA167x datasheet, SBOS855E.
• Macatee, S. (2002). Grounding and shielding audio devices. RaneNote 151.

---

相关页面

• Class-D放大器概述与历史 — 系统架构与参考设计总览
• Class-D比较器与PWM电路 — 下游 PWM 比较器
• Class-D反馈与补偿 — 误差放大器设计（Ch12）
• 差分放大器与失调分析 — 差分对基础理论
• 运算放大器设计 — 运放设计核心指标