标签: Hybrid-PLL

此标签下有9条笔记。

• Hybrid PLL Papers 跨论文综合分析

  Hybrid PLL Papers 跨论文综合分析（2013–2025） 本分析基于 10 篇 JSSC/TCAS 论文（2013–2025），提炼 Hybrid PLL 设计方法论的演进脉络、技术分化与性能趋势。 1.

  • PLL
  • Hybrid-PLL
  • 综合分析
  • 论文综述

• Hybrid PLL 架构与技术

  Hybrid PLL 架构与技术 Hybrid PLL（HPLL）将 PLL 环路控制拆分为模拟比例（P）路径和数字积分（I）路径（或反之），结合模拟 PLL 的线性相位检测优势与数字 PLL 的面积/可编程性优势。HPLL 解决了纯 BB-DPLL 的非线性 limit cycle 与量化噪声问题，同时避免了模拟 PLL 中大环路滤波电容的面积开销，是先进 CMOS 节点下高性能频率合成的主流架构。基于 10 篇 JSSC/TCAS 论文（2013–2025）提炼。 前后关系 前置知识： PLL基本结构与传递函数 — PLL 传递函数框架、Type I/II 定义 数字CMOS PLL架构与...

  • PLL
  • Hybrid-PLL
  • HPLL
  • dual-path
  • BBPD
  • TDC
  • sub-sampling
  • PNC
  • calibration
  • fast-hopping

• Mark Ferriss

  Mark Ferriss Mark Ferriss 是 IBM T. J.

  • PLL
  • Hybrid-PLL
  • IBM
  • mmWave
  • frequency-synthesis

• Woogeun Rhee

  Woogeun Rhee Woogeun Rhee 是清华大学集成电路学院教授，IEEE Fellow。研究方向包括低功耗 RF 收发机、频率合成器和无线 SoC 设计。他指导的团队在 CP-less hybrid PLL 和低压 BLE 发射机方面有系统性工作。 代表著作 论文期刊年份核心贡献A Bias-Current-Free Fractional-N HPLL for Low-Voltage Clock GenerationTCAS-I Vol.682021CP-less bias-current-free HPLL + notch filterA 0.6-V High-Efficie...

  • PLL
  • Hybrid-PLL
  • CP-less
  • BLE-TX
  • low-voltage
  • Tsinghua

• Ferriss IBM 20-28GHz Dual-Path PLL 深度解析

  Ferriss IBM 20-28 GHz Dual-Path PLL 深度解析 Mark Ferriss 等人（IBM T. J.

  • PLL
  • Hybrid-PLL
  • dual-path
  • self-calibration
  • VCO
  • 32nm-SOI
  • IBM

• Kim GRO-TDC Hybrid PLL 深度解析

  Kim GRO-TDC Hybrid PLL 深度解析 Dongin Kim, Seonghwan Cho（KAIST）提出在 HPLL 的 I-path 中使用 GRO-TDC（而非 BBPD）降低带内相位噪声。关键发现：GRO-TDC 的量化噪声在低频段被整形压低 → I-path 增益 KI​ 可增大（与 BB-HPLL 设计相反） → 进一步减小 P-path 噪声贡献。 基本信息 属性值标题A Hybrid PLL Using Low-Power GRO-TDC for Reduced In-Band Phase Noise作者D.

  • PLL
  • Hybrid-PLL
  • GRO-TDC
  • noise-transfer-function
  • in-band-phase-noise
  • KAIST

• Song CS-Integrator Hybrid PLL 分析 深度解析

  Song CS-Integrator Hybrid PLL 分析 深度解析 Jingrun Song, Xinyu Yang 等人（UESTC + 澳门大学 Pui-In Mak/Jun Yin 组）首次对 charge-sharing (CS) integrator-based HPLL 进行全面理论分析，包括事件驱动行为建模、离散时间 z 域噪声模型（考虑 multi-rate + hybrid control）和非线性杂散解析预测。 基本信息 属性值标题Analyses Concerning the Phase Noise and Nonlinear Behavior of the CS...

  • PLL
  • Hybrid-PLL
  • charge-sharing-integrator
  • behavioral-modeling
  • phase-noise
  • nonlinearity
  • spur-prediction

• Zhu Time-Based Integral Control PLL 深度解析

  Zhu Time-Based Integral Control PLL 深度解析 Junheng Zhu, Pavan Kumar Hanumolu 等人（UIUC Coordinated Science Laboratory）提出用环形振荡器积分器（ROI） 替代环路滤波电容实现 PLL 积分控制，结合模拟 P-path 消除量化误差，在 65 nm CMOS 中实现 0.0021 mm² 超紧凑面积 PLL。 基本信息 属性值标题A 0.0021 mm² 1.82 mW 2.2 GHz PLL Using Time-Based Integral Control in 65 nm CMOS作...

  • PLL
  • Hybrid-PLL
  • time-based
  • ROI
  • CCRO
  • PWM
  • ring-oscillator
  • area-efficient

• 清华 CP-less Hybrid PLL 与 BLE TX 深度解析

  清华 CP-less Hybrid PLL 与 BLE TX 深度解析 Woogeun Rhee, Zhihua Wang 团队（清华大学）连续发表两篇论文：2021 TCAS-I 提出 bias-current-free CP-less fractional-N HPLL（0.65V, 1.2 GHz），2025 JSSC 将其扩展为 0.6V BLE TX（RDAC CM ripple cancellation + class-E/F₂ PA），实现 25.1% 系统效率。 基本信息 属性2021 TCAS-I2025 JSSC BLE TX标题A Bias-Current-Free Fr...

  • PLL
  • Hybrid-PLL
  • CP-less
  • bias-current-free
  • fractional-N
  • BLE-TX
  • low-voltage
  • notch-filter