Flash ADC 与比较器设计

概述

EE247 Lectures 18-20 介绍了 Nyquist 率 ADC 中最快的架构——Flash ADC，及其核心单元比较器的设计方法。Flash ADC 通过并行比较实现最高转换速度，但面积和功耗随分辨率指数增长。

---

Flash ADC 架构

基本结构

• 电阻分压器产生 2^N 个参考电平
• 2^N-1 个比较器并行比较输入与各参考电平
• 比较器输出形成温度计码（Thermometer Code）
• 编码器将温度计码转换为二进制码

设计挑战

• 输入电容：2^N-1 个比较器输入电容并联 → 大输入电容（输入缓冲器功耗大）
• 功耗：每个比较器 3mW → 10-bit Flash 功耗 ~3W
• 气泡码（Bubble Error）：比较器输出中异常的低/高电平
  • 原因：比较器失调、时钟偏斜、输入噪声
  • 后果 → 温度计码到二进制码转换出错
• 火花码（Sparkle Code）：多个不连续的比较器输出为高

数字纠错

• Wallace 树编码器：容错气泡
• ROM 编码器
• Gray 编码：减少气泡码影响（相邻码仅变化 1 bit）

---

比较器设计

指标

• 分辨率：最小可分辨 ΔV（需 < 1/2 LSB）
• 速度：比较时间（再生时间常数）
• 失调：输入参考失调电压
• 功耗
• 回踢噪声：锁存器再生时通过 C_gd 耦合回输入

前置放大器 + 锁存器结构

前置放大器：

• 功能：放大 ΔV 到足以克服锁存器失调
• 增益：通常 5-20
• 带宽：需足够宽以在采样周期内完成建立

锁存器：

• 正反馈再生 → 指数增长 → 快速得到数字电平
• 再生时间常数：${\tau }_L=C_L/G_m$
• 再生时间：$t_{latch}\approx {\tau }_L\cdot \ln \left(\frac{V_{DD}}{2\cdot |\Delta V(0)|}\right)$
• 例：τ_L=50ps, ΔV=10mV, V_DD=1.8V → t_latch ≈ 50ps × ln(90) ≈ 225ps

StrongARM 锁存器

• 动态比较器：无静态功耗
• 工作模式：复位 → 放大 → 再生
• 结构：输入对 → 交叉耦合反相器 → RS 锁存器
• 优点：低功耗、高速度、无静态电流
• 缺点：有失调（输入对失配）、回踢噪声

回踢噪声（Kickback Noise）

• 锁存器再生时，输出节点快速跳变通过 C_gd 耦合到输入
• 后果：扰动输入信号 → 影响同一时刻其他比较器
• 缓解：
  • 输入缓冲器（隔离）
  • 预放大器（隔离级）
  • 中性化电容

比较器失调

• 随机失调：Pelgrom 失配 → $V_{os}\propto A_{VT}/\sqrt{WL}$
• 系统失调：电路不对称
• 缓解：预放大器减少负载效应失调

---

降低 Flash ADC 复杂度

插值（Interpolation）

• 原理：用电阻在相邻预放大器输出之间插值产生额外过零点
• 减少预放大器数量（而非比较器数量）
• 额外好处：降低对预放大器失调的敏感度 → DNL 改善
• 输入电容降低、面积/功耗减少

折叠（Folding）

• 原理：将宽输入范围折叠为多个子区
• 折叠因子 F：比较器数量减少 ~F 倍
• 需要模拟预处理（折叠电路）
• 折叠后信号频率 ×F → 对后续电路速度要求更高

折叠 + 插值

• 最大化效率
• 例：8-bit Flash 用 4× 折叠 + 4× 插值 → 比较器数从 255 减少到 ~64

两步式（Subranging/Two-Step）

• 先粗量化（B1 位）→ 用 DAC 减掉 → 放大余量 → 细量化（B2 位）
• 比较器总数：2^B1 + 2^B2 << 2^(B1+B2)
• 见子区式 ADC 详细分析

---

📘 Allen 3e 补充（Ch.8 最全面的比较器系统覆盖）

Allen 的 Ch.8 是所有主要教材中覆盖最全面的比较器章节（Razavi 仅极简、Gray 不含）。相比 EE247 讲义侧重于 Flash ADC 中的比较器应用，Allen 提供了独立的通用比较器设计框架。

比较器特性参数系统分类（§8.1）：

• 静态特性：增益 $A_v$、分辨率 $V_{IH}-V_{IL}$、$V_{OH}/V_{OL}$、输入失调 $V_{OS}$
• 动态特性：传播延迟 $t_p$ 由两部分组成——
  • 线性建立时间：$t_{lin}=\tau \ln (V_{OH}/2V_{in})$
  • 摆率限制时间：$t_{sr}=(V_{OH}-V_{OL})/(2\cdot SR)$
• 关键公式：分辨率 $\approx (V_{OH}-V_{OL})/A_v$

两阶开环比较器系统化设计（§8.2，Allen 独有）：

1. 从 $t_p$ 确定带宽
2. 从分辨率确定所需增益
3. 确定各级增益分配
4. 确定各级 $W/L$ 和偏置电流

• Allen 提供了完整的设计步骤示例（Example 8.2-1），包含从 $t_p=50ns$、分辨率 $1mV$ 到器件尺寸的完整推导

性能提升技术（§8.4）：

• 自动调零（Auto-Zeroing）：采样相存储失调→放大相消除，Allen 分析了两种实现——输入失调存储（IOS）和输出失调存储（OOS）
• 迟滞比较器（Schmitt Trigger）：正反馈实现噪声容限，Allen 给出了 CMOS Schmitt Trigger 的 $V_{TL}/V_{TH}$ 设计公式
• Allen 的消振技术对比框架是独特的方法论贡献

高速比较器（§8.6）：

• 再生锁存：$t_{latch}=\tau \ln (V_{OH}/V_0)$，其中 $\tau =C/g_m$（再生时间常数）
• 预放大 + 锁存组合：$t_{total}\approx t_{pre}+t_{latch}$，兼顾增益和速度
• Allen 对预放大级与锁存级的增益/速度折衷分析比 EE247 讲义更系统化

来源对比：EE247 侧重于 Flash ADC 系统中比较器的具体应用（回踢噪声、插值/折叠架构）；Allen 提供的是从基本特性到高速设计的完整比较器设计方法论，包含 Razavi/Gray 均缺乏的系统化设计步骤和参数优化流程。两者互补使用最佳。

---

双向链接

• 数据转换器基础
• 子区式ADC与循环ADC
• 流水线ADC架构
• DAC架构与动态性能
• 采样开关与跟踪保持电路
• 采样理论基础
• 运算放大器设计
• Barkely EE247 课程讲义深度解析
• Allen CMOS Analog Circuit Design 深度解析 — §8 最全比较器覆盖

---

📘 Baker 3e 补充（Ch.29 + Ch.30 Flash ADC 架构与第 3 版新增实现细节）

Baker 对 Flash ADC 的独特贡献在于实现级细节（Ch.30 第 3 版新增），这是 EE247 和 Allen 均不覆盖的内容。

1. Flash ADC 的实现级细节（Ch.30）—— Baker 的独特价值

Baker 实现覆盖	EE247/Allen
电阻梯版图：多晶硅电阻的梯形布局，关注接触孔电阻和热梯度	仅电阻梯原理图
前置放大器设计：差分对增益/带宽设计，决定比较器输入分辨率	架构级讨论
锁存器布局：StrongARM 锁存器的器件尺寸和版图	电路级
气泡码容错：使用 Wallace 树编码器（含完整逻辑门电路）	概念级
输入缓冲器：降低大输入电容的方案	未覆盖

2. Ch.29 架构分析（Harry Li 著）

Baker Ch.29 覆盖 Flash、SAR、Pipeline、ΔΣ 和电流舵 DAC 架构，每种架构附带 SPICE 或行为级仿真示例：

• Flash ADC 分辨率的实际限制：比较器失调分布决定 DNL/INL，$V_{OS}$ 的选择影响成品率
• Wallace 编码器：完整门级实现（NAND/NOR 门树），气泡容错机制
• 内插与折叠技术：Baker 给出了内插因子选择对比较器数量的影响

3. 比较器设计——Baker 的工程视角

Baker 比较器覆盖的特点是工程实用而非理论分析：

• 传输延迟模型：$t_p=C_L\Delta V/I_{TAIL}$（大信号下以摆率主导，Gray 的多级模型偏重小信号）
• 比较器失调：$V_{OS}\propto A_{VT}/\sqrt{WL}$ 指导器件尺寸设计
• 回踢噪声缓解：输入缓冲器的设计考虑和隔离技术

Baker 的 Flash ADC vs EE247/Allen：EE247 提供 Flash ADC 在 ADC 系统中的完整架构分析（编码器/气泡/插值/折叠）；Allen Ch.8 提供最系统的比较器设计方法论（两阶开环设计步骤/自动调零/高速再生锁存）。Baker 的独特价值在于 Ch.30 的实现级覆盖——电阻梯版图、前置放大器设计、锁存器布局——这些是”架构级”教材到”流片级”设计之间的桥梁。

关联页：Baker CMOS 电路设计版图与仿真 深度解析 §29, §30

---

📘 Martin 补充（Ch.10 比较器 + Ch.17 Flash ADC——比较器系统分析与Flash深入设计）

Martin 对比较器和 Flash ADC 的覆盖与 EE247、Allen 和 Baker 互补。Ch.10 提供比较器的系统分析（含 EE247/Allen 未覆盖的完整再生锁存理论），Ch.17 从 Nyquist ADC 整体视角覆盖 Flash 架构。

1. 比较器再生锁存的完整理论（Ch.10——Martin 的独特贡献）

Martin Ch.10 提供了 EE247 和 Allen 均未达到的再生锁存完整定量分析：

• 再生时间常数：${\tau }_L=C_L/g_{m,eff}$，其中 $g_{m,eff}=g_{m1}+g_{m2}-g_{o1}-g_{o2}$
• 最小可分辨电压：由失调、噪声和再生增益共同决定
• 多级比较器优化：前置放大增益 × 锁存再生增益的分配最优解
• 失调建模：输入对 $V_T$ 失配 → $V_{OS}\approx A_{VT}/\sqrt{WL}$；负载电阻失配 → $V_{OS}\approx (\Delta R/R)\cdot (V_{GS}-V_T)/2$

2. 自动调零比较器

Martin 比 Allen 更详细地覆盖自动调零（Auto-Zeroing）技术：

• 输入失调存储（IOS）：采样相将失调存储在输入耦合电容上
• 输出失调存储（OOS）：采样相将失调存储在输出节点
• 残余失调：$V_{OS,res}\approx V_{OS}/A_{pre}$（IOS 的残余失调由预放大器增益决定）
• 噪声折叠：自动调零的采保操作将宽带噪声折叠到基带

3. Flash ADC 深入分析（Ch.17）

Martin 从系统级视角覆盖 Flash ADC，强调精度-速度-功耗-面积的系统级权衡：

• 电阻梯设计：单位电阻值选择——$R$ 过大 → kT/C 噪声大、建立慢；$R$ 过小 → 功耗大
• 比较器数量 vs 芯片面积：$2^N-1$ 个比较器的物理实现折衷
• Sparkle 码概率模型：输入噪声导致比较器误判的概率分析
• 编码器优化：Wallace 树 vs ROM 编码器的面积/速度对比

4. Ch.10 + Ch.17 与其他教材对比

维度	Martin	EE247	Allen Ch.8	Baker §29-30
再生锁存理论	完整定量	基本公式	方法步骤	工程模型
自动调零	IOS/OOS 详细	—	基本覆盖	—
Flash 系统设计	精度-速度-功耗权衡	架构级	—	实现级
编码器设计	优化对比	Wallace 树	—	门级实现

Martin 的独特价值：Ch.10 提供 EE247/Allen 均未覆盖的再生锁存完整定量理论（再生时间常数、多级优化、失调建模），Ch.17 提供 Flash ADC 的精度-速度-功耗-面积系统级权衡分析。

关联页：Martin Analog Integrated Circuit Design 深度解析 §10, §17