此标签下有1条笔记。
CMOS工艺缩放对模拟电路的影响
CMOS 工艺缩放对模拟电路的影响 概述 CMOS 工艺的持续缩放（从 1970s 的 6μm 到 2010s 的 45nm 再到今天的纳米级）对数字和模拟电路产生了非对称影响。数字电路充分受益于缩放，而模拟电路面临日益严峻的设计挑战。 工艺缩放历史 年代特征尺寸f_t (NMOS @ V_GS-V_th=0.5V)# 金属层19756μm~10 MHz119803μm~100 MHz1-219851.5μm~500 MHz219900.8μm~2 GHz2-319950.35μm~10 GHz4-520000.18μm~30 GHz5-6200590nm~100 GHz7-8201045nm...