MOSFET ESD设计

📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.3，系统介绍 MOSFET 作为 ESD 保护器件的完整设计方法——沟道长度/宽度设计、接触间距规则、金属布线电流分布、硅化物遮蔽、多指 MOSFET 集成技术（电阻镇流/栅耦合多米诺/源极启动栅自举）、封闭漏极设计和互连镇流。

---

前后关系

前置知识：

• MOS晶体管模型与特性 — MOSFET 器件基础
• CMOS工艺与器件 — CMOS 工艺
• ESD芯片设计综合与架构 — 芯片级设计

本书内部链条：

• ESD芯片设计综合与架构 → MOSFET ESD设计（本文）→ ESD二极管设计

外部关联：

• 短沟道效应与弱反型 — 短沟道效应

---

1. 沟道长度设计

1.1 沟道长度与击穿电压

MOSFET ESD 器件的漏-源击穿电压 $B{V}_{DS}$ 与沟道长度 $L$ 的关系：

$L$ (μm)	$B{V}_{DS}$ (V)	适用场景
0.18	~3-5	先进工艺核心 I/O
0.35	~5-8	0.35μm 工艺
0.5	~8-12	中等电压 I/O
1.0	~15-25	高压 I/O
2.0	~30-50	高电压应用

1.2 ACLV 与 CMLV

• ACLV（Adjustable Channel Length Version）：可调沟道长度版本
• CMLV（Channel Length Minimum for Voltage）：电压对应的最小沟道长度

设计规则：$L\ge L_{CMLV}(V_{ESD})$

---

2. 沟道宽度设计

2.1 宽度与电流承载

每个指（finger）的 ESD 电流承载能力：

$$I_{finger}=J_{ESD}\times W_{finger}\times \frac{t_{pulse}}{t_{ref}}$$

其中 $J_{ESD}$ 为 ESD 电流密度（A/μm），$W_{finger}$ 为单指宽度。

2.2 宽度优化

• 过宽的单指 → 电流分布不均匀
• 过窄的多指 → 寄生电容增加
• 典型单指宽度：$W_{finger}\sim 5\text{-}50\mu \text{m}$

---

3. 接触间距设计

3.1 栅-接触间距（Gate-to-Contact, GTC）

栅极边缘到最近接触孔的距离：

• 最小 GTC：$0.2\text{-}0.5\mu \text{m}$（取决于工艺节点）
• ESD 设计通常需要加大 GTC 以降低电场集中

3.2 接触-接触间距（Contact-to-Contact, CTC）

相邻接触孔之间的间距：

• 最小 CTC：$0.2\text{-}0.4\mu \text{m}$
• ESD 设计规则通常要求 $\ge 2\times$ 最小 CTC

3.3 端接触间距（End Contact）

沟道端到最近接触孔的距离：

• 影响 ESD 电流的横向分布
• 较大的端接触间距可改善均匀性

3.4 隔离边间距（Isolation Edge）

器件边缘到隔离结构的距离：

• 影响边缘效应和热分布
• 通常需要 $\ge 1\mu \text{m}$

---

4. 金属布线设计

4.1 并行电流分布

金属总线在保护器件上方并行布线：

    Metal Bus (Top)
    ═══════════════
    │   │   │   │   ← 接触孔到各指
    ├───┤├───┤├───┤
    │F1 ││F2 ││F3 │  ← MOSFET 指
    ├───┤├───┤├───┤
    │   │   │   │
    ═══════════════
    Metal Bus (Bottom)

• 优势：电流分布较均匀
• 劣势：总线电阻不对称导致远端电流较小

4.2 反并行电流分布

金属总线在对角方向布线：

• 改善电流分布均匀性
• 减小总线电阻不对称
• 适用于大尺寸多指 MOSFET

4.3 金属熔断电流

$$I_{melt}=A_{metal}\times J_{melt}$$

其中 $J_{melt}$ 为金属熔断电流密度：

• Al: $J_{melt}\sim 10^7{\text{A/cm}}^2$
• Cu: $J_{melt}\sim 10^8{\text{A/cm}}^2$

---

5. 硅化物遮蔽（Salicide Blocking）

5.1 原理

在 MOSFET 源/漏区上方去除硅化物（salicide），增加扩散区薄层电阻：

• 无硅化物区薄层电阻：$R_{sh}\sim 50\text{-}100\Omega /\square$
• 有硅化物区薄层电阻：$R_{sh}\sim 1\text{-}5\Omega /\square$

5.2 ESD 效果

• 增加源/漏镇流电阻 → 改善电流均匀性
• 防止多指 MOSFET 中单指过电流
• 代价：增加导通电阻和寄生电容

5.3 设计规则

• 硅化物遮蔽区域覆盖整个扩散区
• 遮蔽区宽度：$\sim 0.5\text{-}2\mu \text{m}$
• 可选择性遮蔽（仅源极或仅漏极）

---

6. 多指 MOSFET 集成

6.1 电阻镇流（Resistor Ballasting）

在每个指的源极添加镇流电阻 $R_{ball}$：

$$R_{ball}\ge \frac{\Delta V_{th}}{\Delta I_{ESD}}$$

• 负温度系数被电阻的正温度系数补偿
• 实现各指电流均匀分布
• 典型值：$R_{ball}\sim 10\text{-}100\Omega$

6.2 栅耦合多米诺（Gate-Coupled Domino）

利用 RC 延迟实现各指顺序导通：

• 第一指先触发 → 通过耦合电容触发相邻指
• 实现多米诺式顺序导通
• 确保所有指均匀参与 ESD 电流分流

6.3 源极启动栅自举（Source-Start Gate Bootstrap）

• 源极电压上升通过电容耦合到栅极
• 实现栅极电压自举
• 增强 ESD 器件的导通能力

---

7. 其他设计技术

7.1 封闭漏极设计（Drain-Contacted Design）

• 漏极接触包围栅极指
• 改善漏极电流分布
• 降低漏极电阻

7.2 互连镇流

• 利用金属互连电阻作为镇流
• 无需额外硅面积
• 适用于先进工艺

7.3 源漏分割

• 将源/漏区分割为多个子区域
• 每个子区域独立接触
• 改善电流分布均匀性

7.4 Cascode 配置

• 串联两个 MOSFET 提高钳位电压
• 适用于高压 ESD 保护
• 需要确保两个器件同时导通

---

参考文献

1. S. H. Voldman, ESD: Circuits and Devices, 2nd ed., Wiley, 2015, Ch.3.
2. C. Duvvury et al., “MOSFET ballasting techniques for ESD protection,” EOS/ESD Symposium, 1992.

---

相关页面

• MOS晶体管模型与特性 — MOSFET 器件基础
• CMOS工艺与器件 — CMOS 工艺基础
• ESD芯片设计综合与架构 — 芯片级设计
• ESD二极管设计 — 二极管 ESD 设计
• 离片驱动器OCD与ESD — OCD 中的 MOSFET 应用
• ESD Circuits and Devices 深度解析 — 来源页