相位噪声对 PLL 的影响
相位噪声(Phase Noise)是振荡器和 PLL 中最根本的频域性能限制。本章建立相位噪声的各种频谱表示、在 PLL 中的传播方式、集成相位噪声的计算方法,以及 PLL 带宽在抑制参考噪声与 VCO 噪声之间的权衡。基于 Gardner Phaselock Techniques Ch.7 + App.7A-7E 提炼。
前后关系
前置知识:
- PLL基本结构与传递函数 — H(s)/E(s) 传递函数
- 加性噪声对PLL影响 — 加性噪声与相位噪声共同作用
- 随机过程(PSD、平稳性、维纳过程)
本书内部链条:
- Ch.7(本文)← Ch.2/Ch.6 — 传递函数 + 噪声基础
- → PLL频率合成器(Ch.15)— 相位噪声是频率合成器的核心约束
- → PLL调制器与解调器(Ch.16)— 相位噪声影响解调质量
- → PLL锁相捕获过程(Ch.8)— 相位噪声影响捕获可靠性
外部关联:
- Jitter与Phase Noise关系 — 相位噪声与 jitter 的频域转换
- Jitter与Phase Noise高级统计概念 — Allan 偏差、Lorentzian 谱
- 电路中的Jitter与Phase Noise — VCO 相位噪声电路模型
- 无线系统中Phase Noise影响 — 相位噪声在无线系统的影响
- 振荡器设计与相位噪声 — Leeson 模型、ISF/LTV
- DaDalt Jitter and Phase Noise 深度解析 — jitter/相位噪声专著补充
原理介绍
1. 相位噪声的基本属性(Gardner §7.1)
振荡器模型
- φ(t) 为过量相位(excess phase),即相位噪声
- 忽略幅度噪声(AM 噪声被限幅器/电路抑制)
非平稳性
自由运行振荡器的相位噪声 φ(t) 是非平稳的(维纳过程):
- φ(t) 方差随时间线性增长:
- 锁定在 PLL 中后 φ(t) 被环路高通透滤 → 变为平稳
2. 相位噪声的各种谱表示(Gardner §7.2)
理论振荡器谱 W_vo(f)
即 Lorentzian 谱,其中 c 为振荡器线宽参数。
归一化单边谱 L(Δf)
工程中最常用的相位噪声表示,Δf 为频率偏移。
相位噪声谱 W_φ(f)
- :双边相位噪声谱密度(rad²/Hz)
- :单边相位噪声谱密度(rad²/Hz),
- 注意:L(f) 在文献中常被混用,Gardner 的 W_φ 对应 DaDalt 的 S_φ
频率噪声谱 W_ω(f)
3. 典型相位噪声谱(Gardner (7.7) 五项模型)
对数-对数坐标下,典型振荡器相位噪声由五项幂律谱叠加(Gardner (7.7)):
| 项 | 斜率 | 物理来源 |
|---|---|---|
| −12 dB/oct | 随机游走频率噪声(环境/振动) | |
| −9 dB/oct | 闪烁频率噪声(振荡器主动器件 1/f) | |
| −6 dB/oct | 白频率噪声(谐振器热噪声) | |
| −3 dB/oct | 闪烁相位噪声(放大器/缓冲器) | |
| 0 | 白相位噪声(加性噪声基底) |
频率噪声谱与相位噪声谱的关系(Gardner (7.6)):。
测量注意:相位噪声分析仪实际显示的是 ;若要将测量值代入以 为变量的公式,需 +3 dB 修正。
4. 相位噪声的器件传播(Gardner §7.4.1)
放大器
分频器(÷N)
相位噪声降低!分频是抑制相位噪声的有效手段。
倍频器(×N)
相位噪声恶化!倍频是 PLL 中参考路径噪声放大的根源。
其他器件的传播规则(Gardner §7.4.1)
- 混频器:两输入的相位噪声谱在输出相加(变频不改变相位噪声偏移结构)
- 限幅器:保持相位噪声不变(仅去除幅度噪声)——相位信息在过零点,限幅不损失
- 延迟线/电缆:不改变相位噪声谱(但引入固定相移)
5. PLL 中的相位噪声传播(Gardner §7.4.2)
VCO 噪声 → 输出
高通:带内 VCO 噪声被抑制,带外 VCO 噪声传递至输出。
参考噪声 → 输出
低通:参考噪声在带内传递至输出,带外被抑制。
总输出相位噪声
6. 集成相位噪声与带宽权衡(Gardner §7.5)
基本公式
实际中关心带内(如 100 Hz ~ 100 MHz 偏移)的集成相位噪声。
带宽权衡
- 窄带宽:VCO 带外噪声输出小,参考噪声也小(参考低通窄),但 VCO 带内噪声未被抑制
- 宽带宽:VCO 带内噪声被抑制,但参考噪声高频部分通过
最优带宽: 与 交点对应的频率
h₃/f³ 主导时的最优设计(Gardner §7.5)
当输入噪声以 (闪烁频率噪声)主导时,最优阻尼与带宽有闭合解:
悖论(Gardner §7.5.6):type 1 PLL 理论上无法跟踪 闪烁频率噪声(积分发散),但实际环路总能受限工作——Gardner 指出这是线性理论的已知局限,实践中靠振荡器自身物理机制限制噪声增长。此外,增大 PLL 带宽时集成相位噪声可能先减后增(过窄时 VCO 噪声主导,过宽时参考/分频器路径噪声主导),因此存在最优带宽。
离散线谱集成(Gardner App.7D)
杂散(spurs)是相位噪声谱中的离散线,通常来自:
- PD 参考频率泄露(参考杂散)
- 分频器谐波
- 电源/衬底耦合
集成时:,其中 P_i 为第 i 根线谱的功率(dBc)。
7. 定时抖动(Timing Jitter)
定义(Gardner App.7E)
PLL 中的抖动物理含义
- 绝对抖动(absolute jitter):输出过零点相对于理想周期的偏差
- 周期抖动(period jitter):相邻周期长度的变化
- PLL 锁定后:低频相位噪声被跟踪(输出相位跟随),高频被抑制
jitter 与相位噪声的转换
附录内容提要
- App.7A:限幅器中干扰分析,IMD 和信号抑制因子
- App.7B:二阶 type 2 环对未跟踪相位噪声(经 |E|² 高通)的闭合形式积分结果(各项方差,输入谱系数 、环路参数 、前置带通带宽 ):
| 谱项 | 输出相位方差 |
|---|---|
关键观察:低频噪声项(h₄、h₃)对环路参数最敏感(、),提高环路增益是抑制振荡器低频相位噪声的最有效手段。
- App.7C:集成相位噪声的数值积分流程(数据格式、滤波、梯形积分)
- App.7D:离散线谱集成(杂散功率计算)
- App.7E:jitter 定义(绝对/周期)与 PLL 中的 jitter;注意 PLL 内部信号(如 VCO 控制电压对应的相位)的抖动还需另乘 |E|²(未被跟踪的部分)
参考文献
- Gardner, F. M. (2005). Phaselock Techniques (3rd ed.), Ch.7 + App.7A-7E. John Wiley & Sons.
- Da Dalt, N., & Sheikholeslami, A. (2018). Understanding Jitter and Phase Noise. Cambridge. [相位噪声/jitter 频域转换公式]
- Kundert, K. (2006). “Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesizers.” The Designer’s Guide. [PLL 相位噪声数值生成]
- Leeson, D. B. (1966). “A Simple Model of Feedback Oscillator Noise Spectrum.” Proc. IEEE. [振荡器相位噪声模型]
相关页面
- PLL基本结构与传递函数 — H(s)/E(s) 噪声传递函数
- 加性噪声对PLL影响 — B_L、SNR_L
- 振荡器设计与相位噪声 — Leeson 模型、ISF/LTV
- PLL频率合成器 — 频率合成中的相位噪声传播
- Jitter与Phase Noise关系 — jitter 与相位噪声频域联系
- Jitter与Phase Noise高级统计概念 — Allan 偏差
- 电路中的Jitter与Phase Noise — 电路级相位噪声模型
- 无线系统中Phase Noise影响 — 相位噪声对无线系统影响
- DaDalt Jitter and Phase Noise 深度解析
- Gardner Phaselock Techniques 深度解析
📕 Razavi PLL 补充(Ch.8 PLL 噪声整形——各噪声源分别整形)
Razavi《Design of CMOS Phase-Locked Loops》Ch.8 对 PLL 中各噪声源的传递函数做了系统化的电路级分析,与 Gardner §7.4.2 的理论框架互补。
PLL 中各噪声源的传递函数汇总
| 噪声源 | 传递函数 | 频域特性 | Razavi 的电路级洞察 |
|---|---|---|---|
| 参考噪声 | 低通,×N | 参考缓冲器的闪烁噪声在带内占主导 | |
| VCO 噪声 | 高通 | 带内 VCO 噪声由 闪烁区主导 | |
| 电荷泵噪声 | 低通 | CP 的闪烁噪声在低偏移处占主导 | |
| 滤波器电阻噪声 | 低通 | 热噪声经 VCO 积分 | |
| 分频器噪声 | 低通,×N | 分频器边沿抖动等效为参考噪声 | |
| 电源噪声 | 带通 | VCO 对电源的敏感度是关键参数 |
电荷泵噪声的定量分析
电荷泵导通时电流源噪声直接注入滤波器:
- 增大 可降低 CP 噪声的相对贡献,但增加功耗和杂散
电源噪声的特殊处理
Razavi 强调 VCO 对电源噪声的敏感度 是独立于 的参数:
- 典型值:– GHz/V
- 必须通过 LDO 或片上稳压器将电源噪声衰减 40–60 dB
Razavi 的噪声整形视角 vs Gardner
| 维度 | Gardner Ch.7 | Razavi Ch.8 |
|---|---|---|
| 噪声源分类 | 参考 + VCO 两大类 | 6 类噪声源分别建模 |
| 分析层次 | 相位域传递函数 | 电路级噪声电流/电压源 |
| CP 噪声 | 作为 PD 噪声的一部分 | 独立建模,与 和 关联 |
| 电源噪声 | 未专门处理 | 独立建模 |
| 设计指导 | 带宽优化原则 | 各噪声源的电路级缓解策略 |
📘 Banerjee PLL 补充
以下补充基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 14-15 章。
相位噪声源分类体系(Ch.14)
Banerjee 将相位噪声源按传递函数特性分为两类:
- 低通型(参考、PFD、R/N 分频器):带内主导,传递函数含
- 高通型(VCO):带外主导,传递函数
带内噪声与 N 值(Ch.14)
N 值越小 → 带内相位噪声越低,这是分数 N PLL 的核心优势。
PFD 噪声的比较频率依赖性(Ch.14)
更高的比较频率 → 单位时间更多次校正 → 更多噪声。
集成相位噪声量(Ch.15)
- RMS 相位误差:
- Jitter 转换:
关联页:Razavi Design of CMOS PLLs 深度解析 Ch.8