Banerjee PLL瞬态响应与稳定性分析

本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 16-19 章提炼，涵盖 PLL 频率合成器瞬态响应与锁定时间计算、PFD 离散采样效应对锁定时间的影响、Routh-Hurwitz 稳定性判据在 PLL 中的应用以及完整 PLL 分析实例。

---

前后关系

前置知识：

• Banerjee PLL基础与系统概述 — Ch.1 锁定时间初步概念
• Banerjee PLL相位噪声建模 — Ch.14-15 传递函数框架
• PLL锁相捕获过程 — 锁定过程的基本概念

本书内部链条：

• Ch.16-19（本文）→ Ch.27 (相位裕度选择对瞬态响应的影响)
• → Ch.28 (FastLock 与 Cycle Slip 减少技术)
• Ch.17 (离散采样效应) ← Ch.3 (PFD 连续时间近似)

---

Ch.16: Transient Response of PLL Frequency Synthesizers

二阶模型锁定时间公式推导

Banerjee 从 PLL 二阶闭环传递函数出发推导锁定时间。闭环传递函数为（假设二阶环路滤波器）：

$$H(s)=\frac{{\omega }_n^2(1+sT2)}{s^2+2\zeta {\omega }_{n}s+{\omega }_n^2}$$

其中 ${\omega }_n$ 为自然频率，$\zeta$ 为阻尼因子。

关键发现：锁定时间 $\propto 1/F_c$ — 环路带宽越宽，锁定越快。

完整推导

频率阶跃 $\Delta F$ 作用下，频率误差的时域响应为：

$$f_e(t)=\Delta F\cdot e^{-\zeta {\omega }_{n}t}\left[\cos (\sqrt{1-{\zeta }^2}\cdot {\omega }_{n}t)-\frac{\zeta }{\sqrt{1-{\zeta }^2}}\sin (\sqrt{1-{\zeta }^2}\cdot {\omega }_{n}t)\right]$$

包络近似为 $\Delta F\cdot e^{-\zeta {\omega }_{n}t}$。令 $f_e(t)=\text{tolerance}$ 得锁定时间：

$$T_{\text{lock}}\approx \frac{-\ln (\text{tol}\cdot \sqrt{1-{\zeta }^2}/\Delta F)}{\zeta \cdot {\omega }_c}$$

当 $\zeta$ 在 $0.4-0.7$ 范围内时（对应 $\varphi \approx 40-70°$），可以进一步简化为：

$$T_{\text{lock}}\approx \frac{-\ln (\text{tol}\cdot \sqrt{1-{\zeta }^2})}{\zeta \cdot {\omega }_c}(\text{忽略 }\Delta F\text{ 的 }\sqrt{1-{\zeta }^2}\text{ 修正})$$

推导链：${\omega }_c\to \varphi \to \zeta \to T_{\text{lock}}$，即环路带宽和相位裕度完全决定了锁定时间。

频率阶跃与相位阶跃的瞬态响应差异

激励类型	响应特征	锁定时间差异	物理含义
频率阶跃 $\Delta F$	$f_e(t)$ 为减幅振荡 + 指数衰减包络	$T_{\text{lock}}\propto -\ln (\text{tol}/\Delta F)$	频率差越大锁定越慢
相位阶跃 $\Delta \theta$	${\theta }_e(t)$ 为减幅振荡	$T_{\text{lock}}\propto -\ln (\text{tol}/\Delta \theta /{\omega }_c)$	大相位跳变锁定更快
同时跳变	两者叠加	以频率阶跃为瓶颈	实际工程中频率跳变是主要关注点

锁定时间与 $F_c$、$\zeta$、$\Delta F$ 的三维关系

$$T_{\text{lock}}\approx \frac{1}{\zeta \cdot {\omega }_c}\cdot \ln \left(\frac{\Delta F}{\text{tol}}\cdot \sqrt{1-{\zeta }^2}\right)$$

变量	对 $T_{\text{lock}}$ 的影响	定量关系
$F_c$ ↑	$T_{\text{lock}}$ ↓	$T_{\text{lock}}\propto 1/F_c$（双倍带宽→半速锁定）
$\zeta$ ↑ ($\varphi$ ↑)	$T_{\text{lock}}$ 先↓后↑	最优 $\zeta \approx 0.5-0.7$（$\varphi \approx 40-55°$）
$\Delta F$ ↑	$T_{\text{lock}}$ ↑	$T_{\text{lock}}\propto \ln (\Delta F)$（非线性的弱依赖）
tol ↓（更严格）	$T_{\text{lock}}$ ↑	$T_{\text{lock}}\propto -\ln (\text{tol})$

工程图景：锁定时间对 $F_c$ 最敏感，对 $\Delta F$ 较不敏感（对数关系）。这就是为什么使用 FastLock 展宽带宽比使用 CSR 更有效。

四阶模型

对四阶环路滤波器，锁定时间分析需要考虑更多极/零点的影响。Banerjee 的四阶模型测量误差约 10-20%，足够工程使用。四阶模型的关键修正：

$${\omega }_{n,\text{4th}}\approx {\omega }_{n,\text{2nd}}\cdot \sqrt{\frac{T2}{T2+T3+T4}}$$

即附加极点 T3、T4 会降低有效自然频率，增加锁定时间。

相位裕度与过冲

• 相位裕度越低 → 过冲越大 → 锁定时间可能因 VCO 超出调谐范围而延长
• 推荐相位裕度范围：40-55°

瞬态响应公式

二阶模型瞬态响应中的频率误差 $f_e(t)$：

$$f_e(t)\propto f_{step}\cdot \frac{{\omega }_n}{\zeta }\cdot e^{-\zeta {\omega }_{n}t}\cdot \sin (\sqrt{1-{\zeta }^2}\cdot {\omega }_{n}t)$$

其中 ${\omega }_n$ 为自然频率，$\zeta$ 为阻尼因子。

影响锁定时间的实际因素

• VCO 与电荷泵非线性：频率跳变时约 1/3 步长的过冲可能超出 VCO 调谐范围
• VCO 输入电容：与邻近电容并联，减小环路带宽，增加锁定时间
• 电容介质吸收：NP0/薄膜电容性能好，X7R 可能使锁定时间翻倍甚至更久
• PFD 离散采样效应：F_comp 在 10-100 倍环路带宽范围内影响不大，超出则需离散模型

---

Ch.17: Impact of PFD Discrete Sampling Effects on Lock Time

离散模型适用范围

连续时间近似在 $F_{comp}/100<F_c<F_{comp}/10$ 范围内有效。当 $F_c<F_{comp}/100$（常见于分数 N PLL 的高 F_comp 场景）时，需要离散模型。

离散模型方法

1. 定义各电容端电压
2. 推导微分方程
3. 转换为差分方程
4. 以小时时间步长迭代求解

Z 域离散模型的完整数学处理

离散模型的严格数学基础是 Z 变换。PFD 以 $F_{comp}$ 为单位周期采样，使 PLL 成为采样数据系统。

PFD 采样后的开环传递函数：

$$G^{\ast }(s)=\frac{1}{T_{comp}}\sum _{k=-\infty }^{\infty }G(s+jk{\omega }_{comp})$$

在 Z 域中，等效离散开环传递函数为：

$$G(z)=\mathcal{Z}\{G(s){\}}_{ZOH}=(1-z^{-1})\cdot \mathcal{Z}\left\{\frac{G(s)}{s}\right\}$$

其中 $(1-z^{-1})$ 项来源于 PFD 的零阶保持（ZOH）特性——电荷泵在每个参考周期输出一个固定的校正电流脉冲。

闭环 Z 域传递函数：

$$CL(z)=\frac{G(z)}{1+G(z)\cdot H}$$

s-z 变换方法对比：

变换方法	映射关系 $s\to z$	精度	PLL 适用性
脉冲不变法	$s_k\to z_k=e^{s_{k}T}$	时域脉冲响应匹配	适合瞬态分析
双线性变换（Tustin）	$s\approx \frac{2}{T}\cdot \frac{z-1}{z+1}$	频域匹配好	适合频域分析
ZOH 法	含 $1-e^{-sT}$ 项	匹配实际 PFD 输出特性	首推——准确建模 PFD 采样

ZOH 法下的 PLL 开环传递函数（以二阶被动滤波器为例）：

$$G(z)=\frac{K_{\varphi }\cdot K_{vco}}{N}\cdot \frac{T_{comp}^2}{A0}\cdot \frac{z^{-1}}{(1-z^{-1}{)}^2}\cdot \frac{1+\frac{T2}{T_{comp}}(1-z^{-1})}{1+\frac{T1}{T_{comp}}(1-z^{-1})}$$

离散 vs 连续模型的偏差定量：

• 当 $F_{comp}\gg 100\cdot F_c$（分数 N PLL 典型场景）：连续模型过估计锁定速度 $10-30\%$
• 当 $F_{comp}\approx 10\cdot F_c$：偏差 $<5\%$，连续模型良好
• 当 $F_{comp}\approx 3\cdot F_c$：接近稳定性边界，必须使用离散模型

Z 域根轨迹分析

离散系统的稳定性由 $CL(z)$ 的特征根在 Z 平面上的位置决定：稳定条件为所有极点位于单位圆内（$|z_i|<1$）。

与 s 平面连续系统的对应：

• $s$ 平面左半平面 → Z 平面单位圆内
• $s$ 平面虚轴（$s=j\omega$）→ Z 平面单位圆
• 阻尼因子 $\zeta$ 映射为 Z 域极点的径向位置

Z 域稳定性判据：

• 若特征方程的最大根的模 $|z_{max}|<1$ 则离散 PLL 稳定
• $|z_{max}|=0.9$ 时对应连续系统 $\zeta \approx 0.5$
• $|z_{max}|$ 越接近 1，相位裕度越小

Cycle Slip 导致的锁定时间退化

当比较频率远大于环路带宽（$F_{comp}\gg 100F_c$）时，PFD 的单位增益带宽受限，大频率误差时 PFD 处于非线性区，发生 cycle slipping，显著延长锁定时间。

Cycle Slip 的定量判定准则

频率跳变 $\Delta F$ 导致 cycle slip 的条件：

$$\Delta F>\frac{F_c\cdot \zeta }{2}\cdot \frac{F_{comp}}{\pi \cdot F_c}\text{（需要离散分析）}$$

工程简化准则：当 $\Delta F>F_{comp}\cdot \zeta /2$ 时，必然发生至少一次 cycle slip。

Cycle Slip 次数估算：

$$N_{\text{slip}}\approx \frac{\Delta F}{2F_c}\cdot \frac{1}{\sqrt{1+{\zeta }^2}}$$

$\Delta F/F_c$	典型 $N_{\text{slip}}$	额外锁定时间增加
$\times 10$	$\sim 1-2$	$<20\%$
$\times 100$	$\sim 5-8$	$\sim 50-100\%$
$\times 1000$	$\sim 20-30$	$3-5\times$

避免 Cycle Slip 的设计方法：

1. CSR 技术（Ch.28 详细展开）
2. 渐进式频率逼近（multi-step switching）
3. 增大 $F_c$ 使 $\Delta F/F_c$ 降低
4. 增加 $F_{comp}$ 使 $F_{comp}/F_c$ 增加

离散模型 vs 连续模型

• 连续模型：计算快，适合初期设计
• 离散模型：精度高，适合最终验证（特别是分数 N PLL 场景）

离散模型的数值化 PFD 采样算法

Banerjee Ch.17 提出了考虑 PFD 离散采样效应的锁定时间修正算法，在 $F_{comp}/F_c<10$（低频比较率）时，连续模型误差显著增大，必须使用离散模型。

时域仿真步长选择：

$$\Delta t<\frac{T_{comp}}{10}=\frac{1}{10\cdot F_{comp}}$$

• 每参考周期至少 10 个仿真点在 $V_{cp}$ 上，才能准确捕获 PFD 脉冲波形
• 典型选择：$\Delta t=T_{comp}/20$（仿真精度和速度的平衡）

PFD 离散采样的数值实现算法：

在每个参考周期 $n{T}_{comp}$ 结束时，执行以下步骤：

1. 计算相位差：Δθ[n] = θ_ref[n] - θ_div[n]
   → 归一化到 [-π, π] 范围

2. 判断 cycle slip：
   if |Δθ[n]| > π:
     实际 Δθ_eff[n] = 2π - |Δθ[n]|，并标记 slip 发生
   else:
     Δθ_eff[n] = Δθ[n]

3. PFD 输出电荷泵脉冲宽度：
   t_pulse[n] = (Δθ_eff[n] / (2π)) · T_comp

4. 将 t_pulse[n] 注入滤波器微分方程求解：
   在 [nT_comp, nT_comp + t_pulse] 期间，
   I_cp = Kϕ · sign(Δθ_eff[n])
   在其余时间，I_cp = 0（高阻态）

5. 更新滤波器状态（使用 RK4 或梯形积分）：
   V_tune[n+1] = F(V_tune[n], I_cp(t))

6. 更新 VCO/VCO 分频器：
   θ_vco[n+1] = θ_vco[n] + 2π · T_comp · [f_0 + K_vco · V_tune[n]]
   θ_div[n+1] = θ_vco[n+1] mod (2π · N)

7. 判断锁定：
   if |Δθ_eff[n]| < θ_lock_threshold 持续 M 个周期 → 锁定

离散模型与连续模型的偏差对照表（$\varphi =48°$，滤波器类型三阶）：

$F_{comp}/F_c$	锁定时间（连续）	锁定时间（离散）	偏差	必须用离散模型？
$100$	$\sim 800$ $\mu$s	$\sim 805$ $\mu$s	$<1\%$	无需
$20$	$\sim 800$ $\mu$s	$\sim 830$ $\mu$s	$\sim 4\%$	可选
$10$	$\sim 800$ $\mu$s	$\sim 880$ $\mu$s	$\sim 10\%$	推荐
$5$	$\sim 800$ $\mu$s	$\sim 1000$ $\mu$s	$\sim 25\%$	必须
$2$	$\sim 800$ $\mu$s	$\sim 1400$ $\mu$s	$\sim 75\%$	必须

PFD 采样导致的极限环（Limit Cycle）：

当 PFD 采样率过低（$F_{comp}$ 接近 $F_c$），PFD 输出脉冲的时间分辨率不足，会在 VCO 调谐端产生极限环振荡：

• 极限环频率：$f_{LC}\approx F_{comp}-m\cdot F_c$（其中 $m$ 为使 $f_{LC}$ 最小的整数）
• 极限环对杂散的贡献：$Spu{r}_{LC}\approx 20\log (K_{vco}\cdot V_{LC,peak}/\Delta f)$
• 工程规避：保持 $F_{comp}/F_c>5$ 可避免大部分极限环问题

锁定时间修正因子表（Banerjee Ch.17 Fig.17.4 数字化）：

$F_{comp}/F_c$	$\zeta =0.5$	$\zeta =0.7$	$\zeta =1.0$
$100$	$1.00$	$1.00$	$1.00$
$20$	$1.05$	$1.03$	$1.02$
$10$	$1.15$	$1.10$	$1.08$
$5$	$1.35$	$1.25$	$1.20$
$2$	$1.95$	$1.70$	$1.55$

修正因子乘以连续模型锁定时间即为考虑离散采样效应后的实际锁定时间。

工程设计规则：

1. 若 $F_{comp}/F_c\ge 20$：可安全使用连续模型（偏差 $<5\%$）
2. 若 $10\le F_{comp}/F_c<20$：连续模型结果需乘以修正因子（偏差 $5-15\%$）
3. 若 $F_{comp}/F_c<10$：必须使用离散模型进行最终验证
4. 分数 N PLL 场景中，离散效应更为显著，建议在所有 $F_{comp}/F_c<20$ 时使用离散模型

离散采样导致的相位裕度（PM）退化模型

PFD 的离散采样效应不仅延长锁定时间，还会降低环路的有效相位裕度。这是由采样数据系统的 Z 域极点位置与连续 s 域极点位置之间的固有偏差引起的。

PM 退化的物理机理：

• 连续时间模型中，PFD 被近似为增益 $K_{\varphi }/2\pi$，忽略其零阶保持（ZOH）特性
• 零阶保持引入等效的 $T_{comp}/2$ 延迟：$H_{ZOH}(j\omega )\approx \frac{\sin (\omega T_{comp}/2)}{\omega T_{comp}/2}\cdot e^{-j\omega T_{comp}/2}$
• 该延迟在 ${\omega }_c$ 处引入的附加相移为：$\Delta {\varphi }_{ZOH}\approx -\frac{{\omega }_c\cdot T_{comp}}{2}=-\pi \cdot \frac{F_c}{F_{comp}}$ [rad]

PM 退化定量公式：

$${\varphi }_{eff}={\varphi }_{design}+\Delta {\varphi }_{ZOH}={\varphi }_{design}-180^{\circ }\cdot \frac{F_c}{F_{comp}}$$

退化对照表（假设设计 PM = 48°）：

$F_{comp}/F_c$	ZOH 附加相移	有效 PM ${\varphi }_{eff}$	稳定性裕度	工程评估
100	$-1.8°$	$46.2°$	充足	可忽略（连续模型 OK）
50	$-3.6°$	$44.4°$	良好	微降，补偿可选
20	$-9.0°$	$39.0°$	边界	⚠️ 需在设计 PM 中预留补偿
10	$-18.0°$	$30.0°$	不足	❌ 必须使用离散模型精确分析
5	$-36.0°$	$12.0°$	极差	❌ 可能不稳定，离散模型强制

PM 退化的时域表现：

• 过冲增加：$\text{Overshoot}\approx e^{-\pi {\zeta }_{eff}/\sqrt{1-{\zeta }_{eff}^2}}$，其中 ${\zeta }_{eff}\approx \tan ({\varphi }_{eff})\cdot \sec ({\varphi }_{eff})/2$
• 锁定时间因过冲展宽而额外增加
• VCO 调谐端出现极限环振荡的可能性增大

工程设计补偿方法：

1. PM 预算预留法：设计目标 PM 设为 ${\varphi }_{target}={\varphi }_{required}+180^{\circ }\cdot F_c/F_{comp}$
   • 实例：若要求 ${\varphi }_{eff}\ge 45°$，$F_{comp}/F_c=20$，则设计 PM 应为 $45+9=54°$（对应 $\gamma \approx 0.25$）
2. 离散模型验证法：用 Z 域根轨迹确认 $|z_{max}|<0.9$ 作为稳定判据
3. 保守设计法：保持 $F_{comp}/F_c\ge 20$ 以确保 ZOH 相移 $<9°$

当 PM 退化不可接受时的应对策略：

场景	推荐对策	代价
$F_{comp}/F_c$ 固定（芯片选型已定）	设计 PM 增加 $10-20°$	锁定时间延长 $20-50\%$
可调整 $F_{comp}$	增大 $F_{comp}$（增大比较频率）	N 值减小，带内相噪改善；但 PFD 噪声增大
可调整 $F_c$	降低 $F_c$	VCO 相噪恶化，锁定时间延长
需极低 $F_{comp}/F_c$	使用离散域根轨迹直接设计（Z 域）	设计复杂度大幅增加

Gamma 离散采样（ZOH）退化补偿模型

离散采样效应不仅降低有效 PM，还通过改变零阶保持传递函数改变了 Gamma 优化的有效性。以下建立 ZOH 下 Gamma 的修正模型。

ZOH 引入的有效 Gamma 退化

连续时间模型中 Gamma 定义为 $\gamma =T2/(A0\cdot {\omega }_c^2)$，其有效性基于 ${\omega }_c\ll 1/T_{comp}$ 的假设。当 $F_{comp}/F_c$ 不够大时，ZOH 引入的相移使有效 Gamma 降低：

$${\gamma }_{eff,ZOH}=\gamma \cdot \frac{1}{1+(\pi \cdot F_c/F_{comp}{)}^2/2}\approx \gamma \cdot \left(1-\frac{1}{2}{\left(\frac{\pi F_c}{F_{comp}}\right)}^2\right)$$

γ 的 ZOH 退化表：

$F_{comp}/F_c$	ZOH 相移	γ 退化因子	有效 γ（设计 γ=0.12）	等效 PM 退化
100	$-1.8°$	0.9995	0.120	$<0.1°$
50	$-3.6°$	0.998	0.1196	$<0.3°$
30	$-6.0°$	0.995	0.1194	$\sim 0.5°$
20	$-9.0°$	0.988	0.1186	$\sim 1.0°$
15	$-12.0°$	0.979	0.1175	$\sim 2.0°$
10	$-18.0°$	0.953	0.1144	$\sim 3.5°$

针对 ZOH 的 γ 预补偿公式

为了在离散效应存在的条件下恢复目标相位裕度，需对设计 Gamma 进行预补偿：

$${\gamma }_{comp}=\frac{{\gamma }_{target}}{1-\frac{1}{2}{\left(\frac{\pi F_c}{F_{comp}}\right)}^2}\approx {\gamma }_{target}\cdot \left(1+\frac{1}{2}{\left(\frac{\pi F_c}{F_{comp}}\right)}^2\right)$$

预补偿后的有效 PM 恢复：

$F_{comp}/F_c$	目标 $\gamma$	补偿 $\gamma$	补偿前 ${\varphi }_{eff}$	补偿后 ${\varphi }_{eff}$	改善
20	0.12	0.122	39.0°	47.5°	$+8.5°$
15	0.12	0.125	36.0°	46.8°	$+10.8°$
10	0.12	0.132	30.0°	45.0°	$+15.0°$
8	0.12	0.140	24.0°	42.5°	$+18.5°$

关键结论：当 $F_{comp}/F_c<20$ 时，通过预先增大 γ 来补偿 ZOH 相移，可将有效 PM 恢复至设计目标的 $\pm 3°$ 范围内。但当 $F_{comp}/F_c<8$ 时，γ 补偿的边际效益递减，必须使用离散域模型。

ZOH 补偿 γ 的工作流

目标 PM: φ_target
↓
计算连续域 γ_cont = PM→γ 映射（查表）
↓
计算 ZOH 退化因子 D = [1 + (π·Fc/Fcomp)²/2]
↓
γ_comp = γ_cont / D
↓
边界检查：
  ├── γ_comp < γ_max（受泄漏杂散限制）？
  ├── γ_comp > γ_min（受脉冲杂散/锁定时间限制）？
  └── 若超出边界 → 需降低 Fc 或增加 Fcomp
↓
按 γ_comp 执行 5 步设计法
↓
仿真验证有效 PM = PM_design - Δϕ_ZOH(γ_comp)

工程建议总结

场景	Fcomp/Fc	是否需要 γ 补偿	建议操作
安全区域	$>20$	否	连续域 γ 直接使用
过渡区域	10-20	是（简单补偿）	γ_comp = γ × [1 + 0.5·(π·Fc/Fcomp)²]
警告区域	5-10	是（需谨慎）	γ_comp + 离散仿真双重验证
危险区域	$<5$	补偿失效	改用 Z 域设计，放弃连续 γ 方法

---

Ch.18: Routh Stability for PLL Loop Filters

Routh-Hurwitz 稳定性判据

将闭环传递函数的特征方程写成 $a_n{s}^n+a_{n-1}{s}^{n-1}+\cdots +a_0=0$ 的形式，通过 Routh 阵列判断是否存在右半平面极点。

在 PLL 中的应用

• 二阶系统：所有系数 > 0 即稳定
• 三阶系统：需满足 $a_1{a}_2>a_0{a}_3$
• 四阶系统：Routh 阵列表征更多的交叉约束

滤波器阶数选择

Routh 判据提供了滤波器阶数选择的指导——更高阶滤波器虽然杂散抑制更好，但稳定性约束更严格，设计空间更小。

完整 Routh 阵列数值示例（三阶 PLL）

以下展示一个完整的三阶 PLL 系统的 Routh-Hurwitz 稳定性分析，涵盖特征多项式系数提取、Routh 阵列构造、符号判断和稳定性结论。

系统参数

沿用 Ch.19 的 LMX2315 设计实例参数：

• $K_{\varphi }=5$ mA，$K_{vco}=30$ MHz/V，$N=39200$
• 三阶被动滤波器：$C_1=680$ pF，$C_2=8.2$ nF，$R_2=22$ kΩ，$R_3=10$ kΩ，$C_3=1.5$ nF
• $F_c=2.5$ kHz，$\varphi =48°$

Step 1：建立开环传递函数

三阶被动滤波器的阻抗：

$$Z(s)=\frac{1+s{T}_2}{s{A}_0(1+s{T}_1)(1+s{T}_3)}$$

其中 $T_2=R_2{C}_2$，$T_1=R_2\cdot \frac{C_1{C}_2}{C_1+C_2+C_3}$，$T_3=R_3{C}_3$。

代入数值：

• $T_2=22\text{k}\times 8.2\text{n}=1.804\times 10^{-4}$ s
• $T_1=22\text{k}\times \frac{680\text{p}\times 8.2\text{n}}{680\text{p}+8.2\text{n}+1.5\text{n}}\approx 1.28\times 10^{-5}$ s
• $T_3=10\text{k}\times 1.5\text{n}=1.50\times 10^{-5}$ s

开环传递函数：$G(s)=\frac{K_{\varphi }{K}_{vco}Z(s)}{N\cdot s}$

$$G(s)=\frac{3.83\times (1+1.804\times 10^{-4}s)}{s^2\cdot 1.04\times 10^{-8}\cdot (1+1.28\times 10^{-5}s)(1+1.50\times 10^{-5}s)}$$

Step 2：建立闭环特征方程

闭环特征方程：$1+G(s)=0$

分母展开得：$s^2\cdot A_0(1+T_{1}s)(1+T_{3}s)+K\cdot (1+T_{2}s)=0$

代入数值后展开为四次多项式：

$$a_4{s}^4+a_3{s}^3+a_2{s}^2+a_{1}s+a_0=0$$

其中：

• $a_4=A_0\cdot T_1\cdot T_3=1.04\times 10^{-8}\times 1.28\times 10^{-5}\times 1.50\times 10^{-5}=2.00\times 10^{-18}$
• $a_3=A_0\cdot (T_1+T_3)=1.04\times 10^{-8}\times (1.28+1.50)\times 10^{-5}=2.89\times 10^{-13}$
• $a_2=A_0=1.04\times 10^{-8}$
• $a_1=K\cdot T_2=3.83\times 1.804\times 10^{-4}=6.91\times 10^{-4}$
• $a_0=K=3.83$

完整特征方程：

$$2.00\times 10^{-18}{s}^4+2.89\times 10^{-13}{s}^3+1.04\times 10^{-8}{s}^2+6.91\times 10^{-4}s+3.83=0$$

Step 3：构造 Routh 阵列

标准 Routh 阵列格式（4 阶系统，$n=4$）：

$$\begin{array}{cccc}{s}^4& a_4& a_2& a_0\\ s^3& a_3& a_1& 0\\ s^2& b_1& b_2& 0\\ s^1& c_1& 0& 0\\ s^0& d_1& 0& 0\end{array}$$

计算各元素：

$b_1=\frac{a_3\cdot a_2-a_4\cdot a_1}{a_3}=\frac{2.89\times 10^{-13}\times 1.04\times 10^{-8}-2.00\times 10^{-18}\times 6.91\times 10^{-4}}{2.89\times 10^{-13}}$

$=\frac{3.01\times 10^{-21}-1.38\times 10^{-21}}{2.89\times 10^{-13}}=\frac{1.63\times 10^{-21}}{2.89\times 10^{-13}}=5.64\times 10^{-9}$

$b_2=\frac{a_3\cdot a_0-a_4\cdot 0}{a_3}=a_0=3.83$

$c_1=\frac{b_1\cdot a_1-a_3\cdot b_2}{b_1}=\frac{5.64\times 10^{-9}\times 6.91\times 10^{-4}-2.89\times 10^{-13}\times 3.83}{5.64\times 10^{-9}}$

$=\frac{3.90\times 10^{-12}-1.11\times 10^{-12}}{5.64\times 10^{-9}}=\frac{2.79\times 10^{-12}}{5.64\times 10^{-9}}=4.95\times 10^{-4}$

$d_1=\frac{c_1\cdot b_2-b_1\cdot 0}{c_1}=b_2=3.83$

完整 Routh 阵列：

$$\begin{array}{cccc}{s}^4& 2.00\times 10^{-18}& 1.04\times 10^{-8}& 3.83\\ s^3& 2.89\times 10^{-13}& 6.91\times 10^{-4}& 0\\ s^2& 5.64\times 10^{-9}& 3.83& 0\\ s^1& 4.95\times 10^{-4}& 0& 0\\ s^0& 3.83& 0& 0\end{array}$$

Step 4：稳定性判断

行	数值	符号
$s^4$	$2.00\times 10^{-18}$	+
$s^3$	$2.89\times 10^{-13}$	+
$s^2$	$5.64\times 10^{-9}$	+
$s^1$	$4.95\times 10^{-4}$	+
$s^0$	$3.83$	+

结论：第一列全部为正 → 特征方程所有根的实部为负 → 系统稳定 ✅

Step 5：参数变化对稳定性的影响

参数变化	特征方程系数影响	Routh 阵列变化	稳定性结论
$K_{\varphi }\uparrow 5\times$（25mA）	$a_1,a_0\uparrow 5\times$	$b_1$ 可能变负	⚠️ 需重新验证
$C_3\uparrow 5\times$（7.5nF）	$T_3\uparrow$，$a_4$ 增大	$b_1$ 减小可能跨零	⚠️ 可能不稳定
$R_3\uparrow 5\times$（50kΩ）	$T_3\uparrow$，$a_4$ 增大	同 $C_3$ 增大	⚠️ PM 降低
去掉 C3（降为二阶）	$a_4=a_3=0$	退化为一阶阵列	✅ 必然稳定

临界增益分析：设 $K_{\varphi }$ 为变量，$a_1=K_{\varphi }\cdot T_2\cdot K_{vco}/N$，$a_0=K_{\varphi }\cdot K_{vco}/N$。当 $b_1=0$ 时出现临界稳定：

$$b_1=0\Rightarrow a_3\cdot a_2=a_4\cdot a_1\Rightarrow K_{\varphi ,crit}=\frac{a_3\cdot a_2\cdot N}{a_4\cdot T_2\cdot K_{vco}}$$

代入数值：$K_{\varphi ,crit}\approx \frac{2.89\times 10^{-13}\times 1.04\times 10^{-8}\times 39200}{2.00\times 10^{-18}\times 1.804\times 10^{-4}\times 30\times 10^6}\approx 10.9$ mA

工程含义：电荷泵电流超过 $\sim 11$ mA 时，此三阶 PLL 设计进入不稳定区（对应 $F_c$ 展宽过多）。这就是 Routh 判据在 PLL 设计中最重要的应用——确定稳定工作的参数边界。

Routh-Hurwitz 稳定性边界设计规则

1. 二阶 PLL：$a_1{a}_2>a_0{a}_3$ 退化为所有系数 $>0$，无条件稳定（只要元件值正）
2. 三阶 PLL：稳定边界由 $K_{\varphi ,crit}$ 决定，设计时留 $>2\times$ 余量
3. 四阶 PLL：Routh 阵列第一列可能出现多次符号变化，需全部检查正负
4. 温漂影响：全温范围内系数变化后，重新计算 Routh 阵列确认第一列符号不变

---

Ch.19: A Sample PLL Analysis

完整分析流程

1. 确定设计指标：输出频率范围、信道间隔、相位噪声要求、杂散要求、锁定时间
2. 选择 PLL 芯片：根据频率范围、N 值范围、电荷泵电流等
3. 选择 VCO：调谐范围、增益 $K_{vco}$、相位噪声性能
4. 设计环路滤波器：
   • 确定环路带宽和相位裕度
   • 计算滤波器系数 A0/A1/A2/A3
   • 反推元件值
5. 性能验证：
   • 计算理论相位噪声并与指标对比
   • 计算理论杂散水平
   • 计算理论锁定时间
6. 仿真迭代：调整设计参数满足所有指标

设计中的权衡（源自实例）

• 相位噪声 vs 锁定时间：环路带宽的关键选择
• 杂散 vs 锁定时间：滤波器阶数的权衡
• 功耗 vs 性能：电荷泵电流的选择

Ch.19 完整多轮迭代设计实例

以下实例展示 Banerjee Ch.19 中从规格到收敛的完整迭代设计过程（基于 LMX2315PLL，LMX2315 数据手册参数）。

初始规格

参数	值
$F_{out}$	1960 MHz
$F_{comp}$	50 kHz（$R=200$, $XTAL=10$ MHz）
$N$	39200
$K_{\varphi }$	5 mA
$K_{vco}$	30 MHz/V
锁定时间	$<1$ ms（至 $\pm 1$ kHz）
参考杂散	$<-70$ dBc @ $F_{comp}$
相位噪声	$<-85$ dBc/Hz @ 10 kHz offset

迭代 1——二阶滤波器、保守设计

步骤	参数	值
1	选择 $F_c=1$ kHz，$\varphi =48°$	保守带宽确保稳定性
2	${\omega }_c=2\pi \times 1000=6283$ rad/s
3	$T2=(\tan 48°+\sec 48°)/6283=4.16\times 10^{-4}$ s
4	$T1=1/({\omega }_c^2\cdot T2)=6.10\times 10^{-5}$ s
5	$K=5\text{mA}\times 30\text{MHz/V}/39200=3.83$
6	$A0=\frac{K}{{\omega }_c^2}\cdot \frac{\sqrt{1+({\omega }_{c}T2{)}^2}}{\sqrt{1+({\omega }_{c}T1{)}^2}}=2.10\times 10^{-8}$ F
7	$C1=A0\cdot \gamma =0.67$ nF, $C2=7.75$ nF, $R2=53.7$ k$\Omega$
8	验证锁定时间：$T_{lock}\approx 6$ ms（不满足 $<1$ ms）	需调整

迭代 2——增大带宽、加快锁定

步骤	参数	值
1	增大 $F_c=2.5$ kHz，保持 $\varphi =48°$	带宽扩大 $2.5\times$
2	${\omega }_c=15708$ rad/s
3	$T2=(\tan 48°+\sec 48°)/15708=1.66\times 10^{-4}$ s
4	$T1=6.10\times 10^{-5}$ s（二次求解）	需要注意 $T1>T2$ 合理性
5	$A0=8.42\times 10^{-9}$ F（$C1=0.67$nF, $C2=7.75$nF, $R2=21.4$k$\Omega$）
6	验证锁定时间：$T_{lock}\approx 0.8$ ms（满足 $<1$ ms）	锁定时间 OK
7	验证参考杂散：SpurGain $\approx -45$ dB，估算杂散 $\approx -65$ dBc	不满足 $<-70$ dBc

迭代 3——升级滤波器阶数改善杂散

步骤	参数	值
1	保持 $F_c=2.5$ kHz, $\varphi =48°$
2	从二阶升级为三阶主动滤波器	添加 R3-C3 附加极点
3	选择 $T3=0.1\times T2=1.66\times 10^{-5}$ s	典型值
4	$C1=0.67$nF, $C2=7.75$nF, $R2=21.4$k$\Omega$, $R3=10$k$\Omega$, $C3=1.66$nF
5	杂散抑制改善：$-20\log (1+({\omega }_{comp}T3{)}^2)\approx -14$ dB
6	验证杂散：$\approx -79$ dBc（满足 $<-70$ dBc）	杂散 OK
7	验证相位噪声：$F_c=2.5$kHz 下 VCO 贡献 $\approx -88$ dBc/Hz @10kHz	满足 $<-85$ dBc/Hz

最终设计收敛

经过三次迭代后设计收敛，所有指标满足规格：

• 锁定时间：$\sim 0.8-1.0$ ms ✓
• 参考杂散：$\sim -79$ dBc ✓
• 相位噪声：$\sim -88$ dBc/Hz @10kHz ✓
• 滤波器类型：三阶被动，元件值：$C1=680$pF, $C2=8.2$nF, $R2=22$k$\Omega$, $R3=10$k$\Omega$, $C3=1.5$nF（标准值）

迭代收敛的判断准则：

1. 核心不等式：$T_{lock}<T_{spec}$（锁定时间满足规格）
2. 核心不等式：$Spu{r}_{total}<Spu{r}_{spec}$（杂散满足规格）
3. 核心不等式：$P{N}_{total}<P{N}_{spec}$（相位噪声满足规格）
4. 以上三个不等式的同时满足即为设计收敛

关键经验：

• 锁定时间不满足 → 增大 $F_c$（代价：杂散、噪声恶化）
• 杂散不满足 → 增加滤波器阶数（代价：锁定时间延长、稳定性降低）
• 噪声不满足 → 调整 $F_c$ 平衡 VCO vs PFD 噪声贡献

高阶环路滤波器的锁定时间校正公式

二阶模型在设计三阶/四阶环路滤波器时存在系统偏差。Banerjee 在 Ch.16 中讨论了通过校正因子将二阶锁定时间公式拓展到高阶滤波器的方法。

三阶滤波器的锁定时间校正

三阶被动滤波器在二阶基础上增加了一个极点 $(1+s{T}_3)$，该额外极点使锁定时间延长：

$$T_{lock,3rd}\approx T_{lock,2nd}\cdot \left[1+0.15\cdot {\left(\frac{T_3}{T_2}\right)}^{0.8}\right]$$

校正因子的物理机理：额外极点 $T_3$ 降低了相位裕度的高频贡献，使 PLL 的瞬态过冲增大→稳定时间延长。

$T_3/T_2$ 比值	典型场景	锁定时间校正系数	二阶模型误差
$<0.05$	三阶以杂散抑制为主	$<1.02\times$（$<2\%$）	可忽略
$0.05-0.10$	标准三阶设计	$1.02-1.08\times$（$2-8\%$）	一般可接受
$0.10-0.20$	高阶杂散抑制优先	$1.08-1.20\times$（$8-20\%$）	⚠️ 需校正
$>0.20$	三阶主导（不稳定风险）	$>1.20\times$	❌ 二阶模型无效

适用条件：$T_3/T_2<0.3$，且相位裕度 $\varphi >40°$。

四阶滤波器的锁定时间校正

四阶滤波器有两个额外极点 $(1+s{T}_3)(1+s{T}_4)$，锁定时间延长更显著：

$$T_{lock,4th}\approx T_{lock,2nd}\cdot \left[1+0.2\cdot {\left(\frac{T_3+T_4}{T_2}\right)}^{0.7}\right]$$

$(T_3+T_4)/T_2$	典型场景	锁定时间校正系数	二阶模型误差
$<0.1$	宽松杂散要求	$<1.05\times$	可忽略
$0.1-0.2$	标准四阶设计	$1.05-1.15\times$	一般可接受
$0.2-0.4$	严格杂散要求	$1.15-1.35\times$	⚠️ 显著需校正
$>0.4$	极严格杂散抑制	$>1.35\times$	❌ 需完整四阶模型

相位裕度对校正因子的影响

相位裕度越低，额外极点对锁定时间的惩罚越大：

$$k_{PM}(T_3,T_4,\varphi )=1+\frac{0.2}{\sin (\varphi /2)}\cdot {\left(\frac{T_3+T_4}{T_2}\right)}^{0.7}$$

$\varphi$	$T_3/T_2=0.1$ 时 $k_{PM}$	$T_3/T_2=0.2$ 时 $k_{PM}$
$35°$	$1.12$	$1.28$
$45°$	$1.07$	$1.20$
$55°$	$1.04$	$1.14$
$65°$	$1.03$	$1.10$

工程规则：

1. 当 $T_3/T_2<0.1$ 且 $T_4/T_2<0.05$ 时，二阶模型的锁定时间估算已足够精确（误差 $<5\%$）
2. 高于此阈值时，必须使用校正公式或将锁定时间仿真工具切换至相域（L2）仿真
3. 校正公式的适用范围：$30°<\varphi <70°$，超出此范围需使用完整模型
4. 对锁定时间预算紧张的设计，建议在 $T_3/T_2>0.1$ 时直接使用相域仿真（L2）而非公式估算

---

锁定时间瞬态仿真与 Cycle Slip 观测方法

Banerjee 在 Ch.19 中强调了解析公式锁定时间估算与仿真验证的互补关系——解析公式提供快速设计空间探索，仿真则捕获公式中忽略的非理想效应。以下是系统化的瞬态仿真设置、锁定判据实现和 Cycle Slip 观测方法。

瞬态仿真设置

仿真时间选择

设计阶段	仿真总时间	步长	适用工具
架构探索	$500/F_c$	$1/F_{comp}/10$	Python/Matlab 行为模型
电路级验证	$2000/F_c$	$<1/F_{comp}/20$	Spectre/Titan
签核仿真	$5000/F_c$	$<1/(20\cdot F_{out})$	Spectre RF（含寄生）

仿真加速技巧

技巧１：渐进式精度仿真

# Python 行为模型：快速锁定时间探索
import numpy as np
 
def pll_lock_time_sim(Fc, Fcomp, Kphi, Kvco, N, A0, A1, T2, T3, zeta, f_step):
    """
    基于 Banerjee Ch.19 传递函数的锁定时间快速仿真
    返回 1% 精度锁定时间（秒）
    """
    # 计算连续时间传递函数参数
    wn = 2 * np.pi * Fc * 2 * zeta / np.sqrt((1 + 2*zeta**2)**2 - 1)
    
    # 频率阶跃响应仿真
    fs = Fcomp * 10  # 仿真采样率
    T = 3000 / Fc    # 仿真总时长
    n = int(T * fs)
    t = np.linspace(0, T, n)
    
    # VCO 频率响应（二阶近似 + 三阶校正）
    s = 1j * 2 * np.pi * np.fft.fftfreq(n, 1/fs)
    H = Kphi * Kvco * (1 + s*T2) / (s * N * (A0 + A1*s) * (1 + s*T3))
    CL = H / (1 + H/N)
    
    # 频率阶跃响应
    f_step_fft = f_step / (1j * 2 * np.pi * s)  # 阶跃的 FFT
    f_out = np.real(np.fft.ifft(CL * f_step_fft))
    
    # 锁定检测（1% 精度）
    f_target = f_out[-1]
    f_error = abs(f_out - f_target) / f_target
    idx_lock = np.where(f_error < 0.01)[0]
    lock_time = t[idx_lock[0]] if len(idx_lock) > 0 else T
    
    return lock_time

技巧２：多阶段仿真策略（节省 $80\%$ 仿真时间）

Phase 1: 粗略仿真（tran maxstep = 1/Fcomp/5）
  目的：确认 PLL 能锁定，粗略估计锁定时间
  时间：200/Fc
        ↓
Phase 2: 精确仿真（tran maxstep = 1/Fcomp/50）
  目的：提取精确锁定时间 + 稳定裕度
  起始：Phase 1 锁定时间 - 50/Fc  → 锁定后 + 200/Fc
  时间：250/Fc
        ↓
Phase 3: 条件覆盖仿真
  目的：PVT 角/频率步进量变化下的锁定时间分布
  使用 Phase 2 的设置，全 PVT 角 + 三个频率步进量

锁定判据的仿真实现

三种锁定判据及其仿真检测方法

判据类型	定义	仿真检测方法	典型阈值
频率锁定	$	f_{out} - f_{target}	< f_{tol}$
相位锁定	$	\phi_{ref} - \phi_{div}	< \phi_{tol}$
$V_{tune}$ 稳定	$d{V}_{tune}/dt<V_{tol}$	测量 $V_{tune}$ 斜率（窗口平均）	$V_{tol}=1$ mV/$\mu$s

频率锁定检测 —— 过零检测法（最常用）

; 频率锁定检测 Ocean Script
; 使用 VCO 输出的过零检测提取瞬时频率
 
% VCO 输出信号
vco_out = v("/out" ?result "tran")
 
% 过零检测：找到 VCO 信号跨越 0 的时刻
crossings = cross(vco_out 0.0 1 "rising" nil nil nil)
 
% 计算瞬时频率（相邻过零时间的倒数）
if(length(crossings) > 1 then
  period = (crossings[1:length(crossings)-1] - crossings[0:length(crossings)-2])
  freq_inst = 1.0 / period
  time_inst = crossings[1:length(crossings)-1]
  
  % 计算频率误差
  freq_error = abs(freq_inst - freq_target) / freq_target
  
  % 锁定时间检测（1% 频率精度阈值）
  lock_idx = find(freq_error < 0.01)
  if(lock_idx then
    lock_time = time_inst[lock_idx[0]]
    printf("Lock time (1%% freq): %.2f us\n" lock_time*1e6)
  else
    printf("No lock detected within simulation time\n")
  )
)

多判据联合锁定检测（更可靠）

# Python 多判据联合锁定检测
import numpy as np
 
def detect_lock_multicriteria(t, vtune, f_vco, Fcomp, Fc):
    """
    联合频率 + Vtune 稳定判据的锁定时间检测
    
    Parameters:
    - t: 时间轴 (s)
    - vtune: VCO 调谐电压 (V)
    - f_vco: VCO 瞬时频率 (Hz)
    - Fcomp: 比较频率 (Hz)
    - Fc: 环路带宽 (Hz)
    
    Returns:
    - lock_time: 锁定时间 (s)，未锁定返回 None
    - lock_type: 锁定判据类型
    """
    
    # 判据 1：频率精度（1% of final frequency）
    f_target = f_vco[-1]
    freq_err = np.abs(f_vco - f_target) / f_target
    
    # 判据 2：Vtune 斜率（稳定检测）
    dt = t[1] - t[0]
    vtune_slope = np.abs(np.gradient(vtune, dt))
    vtune_stable = vtune_slope < (1e-3 / (1/Fc))  # < 1mV 每 Fc 周期
    
    # 联合判据（两种判据同时满足）
    lock_mask = (freq_err < 0.01) & vtune_stable
    
    if np.any(lock_mask):
        lock_idx = np.where(lock_mask)[0][0]
        return t[lock_idx], "combined"
    
    # 回退到仅频率判据
    freq_lock = np.where(freq_err < 0.01)[0]
    if len(freq_lock) > 0:
        return t[freq_lock[0]], "freq_only"
    
    return None, "no_lock"

Cycle Slip 的仿真观测

Cycle Slip 发生在频率捕获阶段，PFD 输出无法跟踪相位差导致分频器计数器溢位。仿真中可通过以下方法观测。

PFD 输出观测法

直接观测 PFD 的 UP/DN 输出脉冲序列，Cycle Slip 的特征是连续多个参考周期的同向（全 UP 或全 DN）脉冲：

; 瞬态仿真设置（大步长快速仿真 + Cycle Slip 观测窗口细化）
; 频率捕获阶段（t < 50/Fc）使用细步长
.dc op
 
tran \
  tstop=500/Fc \
  \% Cycle Slip 观测窗口（频率捕获阶段）
  maxstep=1/Fcomp/20 \
  \% 锁定后可以放宽步长（稳态跟踪阶段）
  watch=[
    I(UP:out)   % PFD UP 输出
    I(DN:out)   % PFD DN 输出
    V(vtune)    % VCO 调谐电压
  ]

Cycle Slip 数量统计脚本：

; 统计 Cycle Slip 数量
up = v("/UP" ?result "tran")
dn = v("/DN" ?result "tran")
 
% 检测 UP 和 DN 脉冲
up_pulses = length(cross(up Vdd/2 1 "rising" nil nil nil))
dn_pulses = length(cross(dn Vdd/2 1 "rising" nil nil nil))
 
% Cycle Slip 次数 ≈ (UP 脉冲数 - DN 脉冲数) 的累计净差
% 更精确：检测连续 3 个以上同向脉冲
slip_count = 0
for(i 1 length(up_pulses)-2
  if(up_pulses[i] < dn_pulses[i] && up_pulses[i+1] < dn_pulses[i+1] && up_pulses[i+2] < dn_pulses[i+2]
    slip_count++
  )
)
printf("Cycle Slips: %d\n" slip_count)

相位误差直接观测法（更直观）

使用 Verilog-A 行为模型直接输出 PFD 输入端的瞬态相位差：

// 相位差观测器（理想的相位检测器，用于观察 Cycle Slip）
module phase_diff_monitor (ref, div, phi_err);
  input ref, div;
  output phi_err;
  electrical ref, div, phi_err;
  
  real t_ref_last, t_div_last;
  real phi_ref, phi_div, phi_diff;
  
  analog begin
    @(cross(V(ref) - Vdd/2, 1))
      phi_ref = phi_ref + 2*`M_PI;
    
    @(cross(V(div) - Vdd/2, 1))
      phi_div = phi_div + 2*`M_PI;
    
    phi_diff = phi_ref - phi_div;
    
    // Cycle Slip 判定：相位差累积超过 2π
    if (phi_diff > 2*`M_PI) begin
      $strobe("Cycle Slip detected at t=%0.2f us, phi_diff=%0.1f deg", 
              $realtime()/1e-6, phi_diff*180/`M_PI);
    end
    
    V(phi_err) <+ phi_diff;
  end
endmodule

锁定时间仿真验证清单

检查项	要求	验证方法
多频率步进覆盖	$\Delta f$ = $\pm 5$ MHz, $\pm 10$ MHz, $\pm 50$ MHz	每种步进量各仿真一次
PVT 角覆盖	TT/FF/SS + $-40°C/27°C/125°C$	9 组仿真（3 工艺 × 3 温度）
锁定判据一致性	频率判据 vs $V_{tune}$ 判据偏差 $<10\%$	提取两种判据的锁定时间对比
与解析公式偏差	$<20\%$（二阶），$<30\%$（三阶以上）	仿真锁定时间 vs (16.52) 计算值
Cycle Slip 数量	与 Banerjee 图 16.8 的趋势一致	统计频率捕获阶段同向脉冲数

---

PLL 仿真步长选择与精度控制的系统化规则

PLL 仿真面临的根本挑战是时标跨度矛盾 —— 锁定时间量级为 $ms$ 而 VCO 周期量级为 $ns$，两者相差 $>10^6$ 倍。以下是系统化的步长选择和精度控制规则。

时标分层与步长选择规则

三层时标划分

┌─ Micro 层（VCO 周期级：ps - ns）── 决定仿真精度下限 ───┐
│  约束条件：maxstep ≤ min(1/(20*Fout), ESR*C/10)       │
│  影响：VCO 波形失真、过零检测精度                      │
└──────────────────────────────────────────────────────┘
                          ↓
┌─ Meso 层（参考周期级：ns - μs）── 决定环路交互精度 ──┐
│  约束条件：maxstep ≤ 1/(20*Fcomp)                      │
│  影响：PFD/CP 开关动作捕获、离散采样效应              │
└──────────────────────────────────────────────────────┘
                          ↓
┌─ Macro 层（锁定时间级：μs - ms）── 决定仿真总时长 ─┐
│  约束条件：tstop ≥ 1000/Fc（锁定时间有足够余量）      │
│  影响：能否观察到锁定完成、频率突跳响应               │
└──────────────────────────────────────────────────────┘

步长选择表

仿真阶段	建议步长	物理意义	网格点数（$t_{total}=5ms$）
频率捕获期	$1/(50\cdot F_{out})$	捕获 VCO 每个周期约 50 个点	500M 点（需分段仿真）
相位捕获期	$1/(20\cdot F_{comp})$	每个参考周期 20 个点	10M 点
跟踪稳定期	$1/(5\cdot F_c)$	每个环路时间常数 5 个点	25K 点
后锁定静态	$1/F_c$	每个环路时间常数 1 个点	5K 点

分段仿真策略：不应对整个仿真使用统一步长。将仿真分为 2-3 段，每段使用不同的最大步长，可节省 $80-95\%$ 的仿真时间。

仿真收敛判据与质量检核

Spectre 仿真器收敛参数设置

// 收敛与精度参数推荐设置
simulator lang=spectre
 
// PLL 瞬态仿真收敛控制
options \%
  reltol=1e-6      % 相对误差容限（默认 1e-3，PLL 需更精确）
  vabstol=1e-9     % 电压绝对误差（默认 1e-6）
  iabstol=1e-15    % 电流绝对误差（默认 1e-12）
  method=traponly  % 积分方法（GEAR2 更稳定但更慢）
  lteratio=1e-12   % LTE ratio（局部截断误差控制）
  maxiters=1000    % 每个时间点的最大 Newton 迭代数
  
  % PLL 特定的精度控制
  maxstep=1/(20*Fcomp)  % 最大步长
  cmin=1e-18            % 最小电容（防止收敛假象）

仿真质量检核表

检查项	Pass 判据	检查方法
LTE 检查	lteratio $<0.1$ 无明显峰值	仿真日志中搜索 “lte ratio”
Newton 收敛	maxiters 未触发（$>99\%$ 时间点）	仿真日志中搜索 “Newton iterations”
能量守恒	$V_{DD}\cdot I_{DD}$ 积分稳定	计算总功耗随时间的变化是否小于 $5\%$
步长自适应	无步长缩减至 $<1e-15$ 的情况	检查步长分布直方图
时间点密度	Macro 层每个 $F_c$ 周期至少 3-5 个点	tstep 输出控制

仿真设置质量与速度的量化评估

不同仿真档位的精度-速度权衡

档位	maxstep	reltol	lteratio	相对精度	仿真时间（5ms 总时长）
L1 快速探索	$1/F_c$	$10^{-3}$	$0.5$	$\pm 30\%$	$<1$ min
L2 标准验证	$1/(5\cdot F_{comp})$	$10^{-5}$	$0.1$	$\pm 10\%$	$10-30$ min
L3 精确签核	$1/(20\cdot F_{comp})$	$10^{-6}$	$0.01$	$\pm 3\%$	$1-6$ hr
L4 后仿签核	$1/(20\cdot F_{out})$	$10^{-6}$	$0.01$	$\pm 2\%$	$6-24$ hr

步长选择实例（$F_{out}=2.4$ GHz, $F_{comp}=50$ MHz, $F_c=200$ kHz）

L1 快速（$< 1$ 分钟）:
  tstop = 50 μs (4 个 Fc 周期)
  maxstep = 5 μs
  → 约 10 个时间点

L2 标准（$10-30$ 分钟）:
  tstop = 500 μs
  maxstep = 1 ns (= 1/(20 * Fcomp))
  → 约 500,000 个时间点

L3 精确（$1-6$ 小时）:
  tstop = 5 ms
  maxstep 分段：
    0-50μs: 1/(50*Fout) ≈ 8.3 ps
    50-200μs: 1/(20*Fcomp) = 1 ns
    200μs-5ms: 1/(5*Fc) = 1 μs
  → 约 6M 个时间点

常见仿真步长问题诊断

错误症状	根因	修复方案
VCO 波形严重失真（非正弦）	maxstep 大于 VCO 周期的 1/10	减小 maxstep 至 $<1/(20\cdot F_{out})$
锁定时间远长于解析预测（$>50\%$）	步长 → 数值阻尼 → PFD 开关动作被平滑	使用分段步长，捕获期极细步长
Cycle Slip 未被检测到	步长过大 → PFD 的 UP/DN 窄脉冲被跳过	步长 $<1/(100\cdot F_{comp})$
仿真不收敛 / 时间点不前进	存在刚性电路（大 R 和大 C）或反馈回路	使用 gear2only 方法 + cmin=0
$V_{tune}$ 曲线异常平滑无抖噪	reltol 过松 → 热噪声被抑制	reltol=1e-6 + noise 选项

---

Ch.19 迭代设计的仿真验证闭环

Banerjee Ch.19 的迭代设计流程（图 19.1）明确将仿真验证作为设计的最终环节。以下给出 Ch.19 标准设计流程中各阶段对应的仿真验证方法。

仿真验证与迭代设计流程的映射

┌─ Step 1: 规格定义 ──────────────────────────────────┐
│  Fout, Fcomp, Fc, φ, Kphi, Kvco, 噪声/杂散指标     │
└─────────────────────────────────────────────────────┘
       ↓
┌─ Step 2: 环路滤波器系数计算（A0-A3, T2-T4）────┐
│  仿真验证: PSS+PAC 开环增益/相位 → 确认 Fc, φ    │
└─────────────────────────────────────────────────────┘
       ↓
┌─ Step 3: 锁定时间估算（Ch.16 公式）───────────────┐
│  仿真验证: 瞬态仿真 → 锁定时间 + Cycle Slip 数量   │
└─────────────────────────────────────────────────────┘
       ↓
┌─ Step 4: 噪声/杂散预算检查（Ch.14-15/11-13）───┐
│  仿真验证: PSS+PNOISE → 相噪曲线 + RMS jitter      │
└─────────────────────────────────────────────────────┘
       ↓
┌─ Step 5: PVT 鲁棒性检查（Ch.19 核心）─────────────┐
│  仿真验证: 多角瞬态仿真 → 最坏情况锁定时间/稳定性 │
└─────────────────────────────────────────────────────┘
       ↓
┌─ Step 6: 非理想性评估 ──────────────────────────────┐
│  Cycle Slip, 死区, CP 失配, 泄漏, 寄生极点         │
│  仿真验证: 含非理想性的综合瞬态仿真                 │
└─────────────────────────────────────────────────────┘
       ↓
┌─ Step 7: 后仿签核 ──────────────────────────────────┐
│  RC 寄生提取 → 最坏角仿真 → 匹配 Step 2-6 所有检查 │
└─────────────────────────────────────────────────────┘

各步骤的仿真验证脚本

Step 2 验证：开环增益/相位确认

# Python：从瞬态仿真结果提取 Fc 和 φ
import numpy as np
from scipy import signal
 
def extract_fc_phi_from_sim(time, vtune_signal, Fcomp, Kphi, Kvco, N):
    """
    从 Vtune 波形提取开环的穿越频率和相位裕度
    """
    # Vtune 的功率谱密度
    fs = 1.0 / (time[1] - time[0])
    f, psd = signal.welch(vtune_signal, fs, nperseg=min(8192, len(time)))
    
    # 找到功率下降速度最快的频率点 → 近似的开环穿越
    # 实际应使用 PSS+PAC 直接提取
    psd_log = 10 * np.log10(psd + 1e-20)
    rolloff = np.diff(psd_log) / np.diff(np.log(f[1:]))
    
    # 识别穿越频率附近（-20dB/decade → -40dB/decade 转变点）
    fc_idx = np.argmin(np.abs(f[1:-1] - 2*np.pi*Fc))
    
    return f[fc_idx], None  # 实际 φ 需 PSS+PAC 提取

Step 5 验证：PVT 角仿真脚本

; PVT 角自动化仿真脚本（Ocean）
; 覆盖 3 工艺角 × 3 温度 = 9 组
 
corners = list(
  list("TT_27C" "tt" 27)
  list("FF_27C" "ff" 27)
  list("SS_27C" "ss" 27)
  list("TT_m40C" "tt" -40)
  list("FF_m40C" "ff" -40)
  list("SS_m40C" "ss" -40)
  list("TT_125C" "tt" 125)
  list("FF_125C" "ff" 125)
  list("SS_125C" "ss" 125)
)
 
results = list()
foreach(corner corners
  corner_name = car(corner)
  corner_model = cadr(corner)
  corner_temp = caddr(corner)
  
  ; 设置工艺角和温度
  modelFile("./models/" corner_model ".scs")
  temp(corner_temp)
  
  ; 运行瞬态仿真
  tranScript(strcat("tran_" corner_name))
  
  ; 提取锁定时间
  lock_time = extract_lock_time()
  results = append(results list(corner_name lock_time))
)
 
; 打印结果表格
printf("\n=== PVT 锁定时间汇总 ===\n")
printf("| Corner | Lock Time (us) |\n")
printf("|--------|---------------|\n")
foreach(r results
  printf("| %s | %.2f |\n" car(r) cadr(r)*1e6)
)

Step 6 验证：非理想性注入脚本

// 非理想性注入仿真（Spectre netlist 片段）
 
% CP 泄漏电流注入
ileak (cp_out 0) isource dc=50n type=dc  % 50nA 泄漏（典型值）
 
% CP 失配（UP/DN 电流源分别设置）
iup (cp_out vcp) isource dc=Icp_mismatch  % UP 电流
idn (vcp cp_out) isource dc=Icp          % DN 电流
% Icp_mismatch = Icp * (1 + delta_mismatch)
 
% PFD 死区注入
% 在 PFD 输出加入最小脉宽
% 在 Verilog-A PFD 模型中设置：min_pw = 0.5ns

迭代验收标准

仿真验证阶段	验收标准	若未达标
Step 2: Fc/φ 确认	PSS+PAC 仿真值与设计值偏差 $<3\%$	返回修正滤波器系数
Step 3: 锁定时间	仿真锁定时间 $\le 1.3\times$ 规格值	增大 $F_c$ 或优化 $\varphi$
Step 4: 噪声/杂散	预算表各源偏差 $<\pm 3$ dB	重新提取噪声参数或调整 $F_c$
Step 5: PVT 锁定时间	最坏角锁定时间 $\le 2\times$ 典型值	增加环路带宽或优化偏置
Step 6: 非理想性	Cycle Slip $\le 5$，死区影响 $<10\%$	减小泄露、优化 PFD/CP 设计
Step 7: 后仿签核	通过全部 Step 2-6 验收标准	重新提取寄生或修改版图

---

与现有知识的联系

• PLL锁相捕获过程 — 锁定过程的物理机制与 Ch.16 互补
• PLL跟踪性能 — 跟踪误差分析与瞬态响应的关系
• Dean Banerjee PLL Performance Simulation and Design 深度解析 — 来源页
• PLL图形化分析与稳定性判据 — 稳定性分析的图形化方法（Bode/Nyquist）

---

关键公式

概念	公式	编号
二阶自然频率	${\omega }_n=\sqrt{K_{\varphi }\cdot K_{vco}/(N\cdot A0)}$	(16.25)
阻尼因子	$\zeta ={\omega }_n\cdot T2/2$	(16.26)
${\omega }_n$ 与 ${\omega }_c$ 关系	${\omega }_n={\omega }_c\cdot 2\zeta /\sqrt{(1+2{\zeta }^2{)}^2-1}$	—
相位裕度与阻尼因子	$\zeta =\tan \varphi \cdot \sec \varphi /2$	(16.39)
Gamma 因子	$\gamma =T2/(A0\cdot {\omega }_c^2)$	(16.24)

---

参考文献

• Banerjee, D. (2006). PLL Performance, Simulation, and Design (4th ed.), Ch.16-19.