此标签下有16条笔记。
TDC性能指标与误差分析
TDC 性能指标与误差分析 TDC（时间数字转换器）的性能指标体系与 ADC 既有共通之处（DNL/INL/ENOB/FoM），也有 TDC 特有的概念（SSP 单次精度、PVT 三组件分析）。本章基于 Henzler《Time-to-Digital Converters》Ch.3 系统化梳理。 前后关系 前置知识： TDC架构统一框架与VernierΣΔ方法 — TDC 架构分类 数字CMOS PLL架构与TDC-DCO设计 — TDC 基本概念 外部关联： 数据转换器基础 — ADC/DAC 性能指标体系对照 IC电磁兼容基础与耦合机制 — PVT 变化来源 纳米CMOS空间不可靠性与工艺...
TDC高级架构
TDC 高级架构 基于 Henzler《Time-to-Digital Converters》Ch.4 的系统化梳理，涵盖双极 TDC、环路 TDC、线性扩展 TDC、DLL-TDC、层次化 TDC、多事件 TDC、BIST 及时域量化器等 Henzler 原创架构。 前后关系 前置知识： TDC架构统一框架与VernierΣΔ方法 — TDC 基础架构 TDC性能指标与误差分析 — DNL/INL/SSP/PVT 分析 数字CMOS PLL架构与TDC-DCO设计 — TDC 在 DPLL 中的应用 外部关联： 延迟锁定环DLL原理与设计 — DLL 基础 ADPLL相位数字化架构 — 双极...
亚门级分辨率TDC与TDC-ADC应用
亚门级分辨率 TDC 与 TDC-ADC 应用 基于 Henzler《Time-to-Digital Converters》Ch.5-6 的系统化梳理。Ch.5 从插值因子 IF 出发，系统论述并行缩放、Vernier、脉冲收缩、LPI、GRO-TDC、时域放大器等六种亚门级延迟分辨率技术；Ch.6 将 TDC 推向系统级应用——DPLL 鉴相器及多种 TDC-ADC 架构。 前后关系 前置知识： TDC架构统一框架与VernierΣΔ方法 — 已覆盖 Vernier/GRO/脉冲收缩 TDC TDC高级架构 — 双极/环路/DLL 等架构 TDC性能指标与误差分析 — 性能评估框架 外部关联...
Henzler Time-to-Digital Converters 深度解析
Henzler《Time-to-Digital Converters》全书全量深度解析 Stephan Henzler《Time-to-Digital Converters》(Springer Series in Advanced Microelectronics 29, 2010) 全书 6 章 + 参考文献全量深度解析。本书系统阐述 TDC 从基础概念到先进架构的全领域覆盖，包含大量 Henzler 本人在 Infineon 的首发研究成果。全书 ~288K 字符，132 页。 基本信息 项目内容书名Time-to-Digital Converters作者Stephan Henzler (...
Manganaro《Advanced Data Converters》深度解析
Manganaro《Advanced Data Converters》深度解析 Gabriele Manganaro 著 · Cambridge University Press, 2012 · 约 240 页 · 6 章 Analog Devices 工程总监 | IET Fellow | 覆盖近十年数据转换器领域最新进展 书籍定位 属性内容全称Advanced Data Converters作者Gabriele Manganaro出版Cambridge University Press, 2012页数约 240 页章数6 章 + References + Index定位高级数据转换器专题专...
MEMS振荡器温度补偿TDC
MEMS振荡器温度补偿TDC 面向 MEMS 32 kHz 振荡器温度补偿的微功耗温度-数字转换器（TDC），采用 NPN 感温元件和 15-bit 二阶 ΣΔ 调制器，在 6 ms 转换时间内实现 25 mK 分辨率，FoM 仅 24 pJ·°C²。由 Zaliasl/Partridge/Makinwa（SiTime/TU Delft）在 AACD 2015 提出。 系统架构 温度感测前端 NPN 双极晶体管作为感温元件（ΔVBE 原理） 新型 DEM 方案避免 DEM 音调与调制器比特流互调 ΣΔ ADC 15-bit 二阶 ΣΔ 调制器 6 ms 转换时间（~3 samples/s 采...
Zaliasl 2016 Micro-Power Temperature-to-Digital Converter for MEMS TCXO 深度解析
Zaliasl 2016: TDC for MEMS-Based 32 kHz Oscillator Temperature Compensation 来源: S. Zaliasl, J. Salvia, A. Partridge, V. Menon, T. Fiez, Kofi A.A.
ADPLL Matlab仿真脚本集
ADPLL Matlab 仿真脚本集 本书（Brandonisio & Kennedy）附录 A 提供了完整的 ADPLL Simulink 行为模型 Matlab 代码，涵盖机器精度基线、有限分辨率加 Dither、一阶噪声整形 TDC 三种场景，以及相位噪声提取与 Jitter 建模脚本。所有代码均可从 cas.tyndall.ie/ 下载。 总览 编号脚本名称功能描述章节List.
ADPLL相位噪声解析预测
ADPLL 相位噪声解析预测 基于 ADPLL 各模块的线性模型，推导 TDC-based 和 accumulator-based ADPLL 相位噪声的闭式解析预测公式。通过建立统一的 z 域线性模型，可预测不同 TDC/DCO 精度配置下 ADPLL 的输出相位噪声谱。基于 Brandonisio & Kennedy Noise-Shaping All-Digital Phase-Locked Loops Ch.4 提炼。 前后关系 前置知识： ADPLL相位数字化架构 — ADPLL 四种架构的相位数字化原理 PLL基本结构与传递函数 — PLL 频域分析方法 相位噪声对PLL影...
ADPLL相位数字化架构
ADPLL 相位数字化架构 ADPLL（全数字锁相环）用数字电路替代传统模拟 PLL 中的大电容环路滤波器，实现面积节省和可重构设计。其核心操作是将 相位差转换为数字字，不同 ADPLL 架构采用不同的相位数字化方法。基于 Brandonisio & Kennedy Noise-Shaping All-Digital Phase-Locked Loops Ch.2 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — PLL 基本架构和传递函数框架 环路滤波器与电荷泵PLL — 模拟 CP-PLL 作为 ADPLL 的对照 数字CMOS PLL架构与TDC-DCO设计 — ADP...
ADPLL高效事件驱动建模
ADPLL 高效事件驱动建模 累积式 ADPLL 的混合信号特性使其仿真面临仿真时间过长、多时钟域冲突等挑战。Brandonisio & Kennedy Ch.6 提出一种基于 S-function + 预测方程 的高效事件驱动建模方法，通过仅产生最小数量的必要事件（参考振荡器上升沿 + DCO”显著边沿”），将仿真耗时从数小时压缩至亚秒级。本章还系统阐述了混合信号系统的基本概念、商用仿真器的选型对比以及 SoC 设计流程中 ADPLL 行为模型的定位。 前后关系 前置知识： ADPLL相位数字化架构 — 累积式 ADPLL 架构与重定时 TDC架构统一框架与VernierΣΔ方法 —...
TDC架构统一框架与VernierΣΔ方法
TDC 架构统一框架与 Vernier-ΣΔ 方法 时间数字转换器（TDC）将时间间隔的持续时间 tin 转换为数字字。本章（Brandonisio & Kennedy Ch.3）用 统一的单尺度/双尺度 ADC 框架 系统化描述 6 种 TDC 架构，并首次在文献中证明 Vernier 方法可以视为 ΣΔ 调制的一种特殊情况。 前后关系 前置知识： 数字CMOS PLL架构与TDC-DCO设计 — TDC 基本概念 ADPLL相位数字化架构 — ADPLL 中 TDC 的角色 反馈噪声整形与MOD1深度分析 — ΣΔ 调制基础 外部关联： Hybrid PLL架构与技术 — GRO...
Francesco Brandonisio
Francesco Brandonisio 意大利电子工程师，Tyndall National Institute 研究员，All-Digital PLL 与噪声整形 TDC 领域专家。 基本信息 属性内容机构Tyndall National Institute, Cork, Ireland合作导师Michael Peter Kennedy研究方向All-Digital PLL、Time-to-Digital Converter、噪声整形技术、混合信号集成电路设计 代表著作 Brandonisio Noise-Shaping ADPLLs 深度解析 — Noise-Shaping All-Di...
Brandonisio Noise-Shaping ADPLLs 深度解析
Brandonisio Noise-Shaping ADPLLs 深度解析 Noise-Shaping All-Digital Phase-Locked Loops: Modeling, Simulation, Analysis and Design (Springer, 2014) 是 Francesco Brandonisio 与 Michael Peter Kennedy 合著的 ADPLL 噪声整形专著。与 Banerjee《PLL Performance Simulation and Design》的工程实践/Gardner《Phaselock Techniques》的系统理论/Ra...
Hybrid PLL 架构与技术
Hybrid PLL 架构与技术 Hybrid PLL（HPLL）将 PLL 环路控制拆分为模拟比例（P）路径和数字积分（I）路径（或反之），结合模拟 PLL 的线性相位检测优势与数字 PLL 的面积/可编程性优势。HPLL 解决了纯 BB-DPLL 的非线性 limit cycle 与量化噪声问题，同时避免了模拟 PLL 中大环路滤波电容的面积开销，是先进 CMOS 节点下高性能频率合成的主流架构。基于 10 篇 JSSC/TCAS 论文（2013–2025）提炼。 前后关系 前置知识： PLL基本结构与传递函数 — PLL 传递函数框架、Type I/II 定义 数字CMOS PLL架构与...
数字CMOS PLL架构与TDC-DCO设计
数字 CMOS PLL 架构与 TDC-DCO 设计 数字 PLL（DPLL）用 TDC 替代模拟 PFD/CP，用数字环路滤波器替代模拟 RC 滤波器，用 DCO 替代 VCO。DPLL 受益于 CMOS 工艺缩放（数字电路面积/功耗持续改善），是现代 SoC 中频率合成的主流方案。基于 Razavi Design of CMOS Phase-Locked Loops Ch.10 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — PLL 基本架构和传递函数框架 环路滤波器与电荷泵PLL — 模拟 CP-PLL 作为 DPLL 的对照 数字PLL传递函数与稳定性 — Gardner ...