DAC 失配问题与旋转选择(DWA)原理
§6.1–§6.2。DAC 的元件失配会导致非线性失真。本节从”测量并取消”与”盲整形”两条技术路径出发,系统推导旋转选择(DWA)如何将失配误差转变为一阶高通整形噪声。
前后关系
上下文:§1.5 已指出多 bit 量化器可大幅提升 ΔΣ 调制器性能,但反馈 DAC 的单元失配会破坏转换器线性度。1-bit DAC 天然线性但限制了 SQNR。Ch.5 的 MASH 架构可部分绕过多 bit DAC 问题(第二级免 DAC 校正),但第一级仍受局限。
后续章节:
- §6.3–§6.4(旋转实现与替代失配整形拓扑)讨论旋转的电路实现和多种改进拓扑
- §6.5(高阶失配整形原理)将失配整形推广至高阶
- §6.6–§6.7(三电平分段DAC与过渡误差整形)扩展至三电平/非单元元素和过渡误差
- Ch.13(ΔΣ DAC)将失配整形用于 DAC 方向
原理介绍
6.1 DAC 失配问题的两条解决路径
多 bit DAC 的输出为:
当 时,传递函数呈现非线性,产生谐波失真。
解决此问题有两条根本不同的路径:
路径一:数字校正(Digital Correction)——如图 6.1 所示,在工厂或上电时测量每个单元的误差 ,存入查找表(LUT),在工作时实时补偿。缺点:(1)需要精确测量;(2)误差缓变会导致性能退化。
路径二:失配整形(Mismatch Shaping)——本章主题。盲操作(blind),无需测量误差,利用动态选择逻辑将失配误差的能量推到带外。实现简单、对误差漂移不敏感。
6.2 2-元素 DAC 的逐步推理
以最简单的 3 电平(2 单元)DAC 为例。两单元标称值均为 1,实际为 和 。
- 码 0:不选任何单元 → 输出 0
- 码 2:选两个单元 → 输出 2
- 码 1:选择一个单元 → 输出 或 (取决于选哪个)
固定选择:始终选同一个单元 → 输出始终为 → 静态二阶非线性 → 产生 H2 谐波。
随机选择:随机选单元 → 失配误差被白化 → 消除谐波但仅变为白噪声。
交替选择(一阶整形的萌芽):本次选单元 1,下次选单元 2,再下次选单元 1……这正是 ΔΣ 哲学——“现在犯错,后续弥补”。
考虑输入序列 ,交替选择下:
误差序列: 0, 0, -δ, 0, 0, +δ, -δ, +δ, 0
累积误差: 0, 0, -δ, -δ, -δ, 0, -δ, 0, 0
累积误差有界 → 误差序列(累积误差的差分)被一阶整形。图 6.2 的仿真显示,1% 失配下交替选择将 SNDR 从 50 dB 恢复至 83 dB(理想 85 dB)。
6.2 M 元素旋转选择(DWA)
推广到 M 个元素的旋转算法(图 6.6):
- 将所有 M 个单元视为一个环形队列
- 维护一个指针
ptr指向下一次起始位置(初值 0) - 每次需要 个单元时,从
ptr开始顺序取 个 - 更新:
误差分析:定义元素 的误差为 ,且 。经过 个周期后,每个元素被选用的次数差异最多为 1 → 累积误差有界 → 误差被一阶整形。
图 6.7 的频谱显示了明显的 20 dB/decade 的一阶整形斜率,SNDR 从随机选择的 59 dB 提升至 87 dB。
功率定量分析
随机选择的 MNP: 元素 DAC 的 INL 方差(式 6.4):
对码 平均后得到平均失配噪声功率(式 6.5):
相对于满幅正弦波的带内功率(式 6.6):
当 时, dBFS,与仿真值 59 dB 接近。
旋转选择的 MNP:一阶整形后,白噪声功率 的带内部分为:
旋转下累积误差的功率与平均 INL 方差相同,即 。因此(式 6.8):
代入数值得到 -76 dBFS,比仿真 -90 dBFS 高估 14 dB,说明白噪声近似过于保守,工程中必须以仿真为准。
旋转产生的杂散问题
旋转是确定性算法,会产生信号相关的杂散(spurs)。在 OSR=16 时,-30 dBFS 的小信号输入可在 f/64 附近产生接近 -80 dBFS 的 H2 杂散。图 6.8 的蒙特卡洛 CDF 显示,为达到 99.9% 的良率,需在 H2 中位数之上预留 12 dB 裕量。
关键洞察
- 随机选择 vs 旋转:随机选择将失配白化(SNDR 59 dB),旋转将失配一阶整形(SNDR 87 dB),两者天壤之别但实现复杂度接近
- ΔΣ 哲学的统一性:失配整形与噪声整形在数学上完全同构——都是用反馈使误差序列的累积和有界
- 白噪声近似的局限性:式(6.8)高估 MNP 14 dB,说明频率域近似(假定累积误差为白噪声)用于失配整形时远不如用于 ΔΣ 量化噪声准确
- 杂散的良率代价:确定性旋转的 H2 良率分析(99.9% → +12 dB margin)是实际工程设计中极易被忽视的关键步骤
参考文献
- Pavan, S., Schreier, R., & Temes, G. C. (2017). Understanding Delta-Sigma Data Converters (2nd ed.), §6.1-§6.2. IEEE Press/Wiley.
- Baird, R. T., & Fiez, T. S. (1995). “Improved ΔΣ DAC Linearity Using Data Weighted Averaging.” IEEE ISCAS, 1, 13-16.
- Leung, B. H., & Sutarja, S. (1992). “Multi-bit Σ-Δ A/D Converter Incorporating a Novel Class of Dynamic Element Matching.” IEEE TCAS-II, 39, 35-51.