CT-ΔΣ 嵌入式有源滤波技术

将模拟滤波器嵌入 CT-ΔΣ 调制器环路内部，在不增加硬件开销的前提下实现滤波+ADC 一体化，同时改善噪声、线性度和功耗。

---

核心思想

传统无线接收机中，模拟低通滤波器（LPF） 置于 ADC 之前以衰减干扰信号。这种”前置滤波”方案简单但存在固有缺点：

• 滤波器热噪声直接叠加到 ADC 输入
• 滤波器消耗额外功耗和面积
• 滤波器降低信号链整体线性度

嵌入式滤波的核心思想是：将滤波器 $H(s)$ 从调制器输入端移到第一积分器 $L_1(s)$ 之后。这样：

1. 滤波器噪声被 $L_1(s)$ 的带内增益所抑制（参考输入时除以 $|L_1(j\omega )|$）
2. 滤波器失真同样被 $L_1(s)$ 抑制
3. 噪声预算可重新分配 → 第一积分器可阻抗缩放 → 节省功耗

初学者提示：嵌入式滤波的关键前提是——在 CT-ΔΣ 调制器中，第一积分器的带内增益远大于 1。这意味着在第一积分器之后引入的任何噪声/失真，在参考到调制器输入时都会被大幅衰减。

---

无硬件补偿方法

问题

将 $H(s)$ 嵌入环路后会修改 NTF（增加额外极点），可能导致不稳定。传统方法（如 Philips 2004 ⁸）需要额外的有源补偿路径，消耗功耗。

解决方案（Rajan/Pavan 2014）

步骤 1：将 $H(s)$ 移到 $L_1(s)$ 之后，添加补偿路径 $H_c(s)$（Fig. 4(b)）。

步骤 2：设 $H(s)=1/(1+as+b{s}^2)$（二阶，DC 增益为 1），则：

$$H_c(s)=\frac{H(s)-1}{L_1(s)}=\frac{-(as+b{s}^2)/(1+as+b{s}^2)}{k_1/s}$$

$H(s)-1$ 在 DC 处有零点，抵消了 $L_1(s)=k_1/s$ 的极点 → $H_c(s)$ 可用与 $H(s)$ 相同的有源 RC 网络实现。

步骤 3：将补偿整合到 CIFF-B 环路后（Fig. 6(a)），DAC 到滤波器输出的传递函数为：

$$\frac{V_x(s)}{V_{dac}(s)}=\frac{k_2^{\prime }/s+k_2^{\prime }{k}_{1}H(s)/s}{1+k_1{k}_2^{\prime }H(s)/s}$$

步骤 4：选择 $k_2^{\prime }=k_2/(1+k_1)$，则分子分母中的二阶多项式精确抵消：

$$\frac{V_x(s)}{V_{dac}(s)}=\frac{k_2}{s}$$

这与无滤波器时的独立 CTDSM 完全相同 → NTF 不变 → 环路稳定性不受影响。

关键洞察：$k_2^{\prime }=k_2/(1+k_1)$ 的物理意义——在 DC 时，从 $v_{in}$ 到 $v_x$ 的增益为 $1+k_1$（因为 CIFF-B 结构中 $v_x$ 同时接收主路径和前馈路径的信号）。为了保持 DAC→输出 的有效传递函数不变，需要将 $k_2$ 降低为 $k_2/(1+k_1)$ 来补偿这个额外的增益。

---

嵌入式 vs 前置滤波的性能对比

噪声

• 前置：滤波器所有电阻噪声的传递函数为 $|STF|\approx 1$（带内）
• 嵌入：滤波器噪声被第一积分器整形 → 传递函数呈一阶高通特性
• 结果：嵌入方案总输出噪声更低 → 允许第一积分器阻抗缩放以节省功耗

线性度

失真取决于 OTA 的 $g_m\cdot R$ 乘积。嵌入方案中：

• $R$ 因阻抗缩放而增大
• 节省的功耗可回灌到 OTA → $g_m$ 可保持或增大
• 结果：$g_{m}R$ 积增大 → 线性度全面改善

实测改善量（Rajan 2014）：

• 带内 IIP3：+3 dB
• 带外 IIP3：+10 dB

功耗与面积

嵌入方案允许阻抗缩放（第一积分器 1.8×、滤波器 3×），在保持同等输入参考噪声的前提下：

• 功耗降低 ~25%
• 面积减小 ~21%

---

设计约束与折衷

滤波器带宽选择

滤波器 3 dB 带宽 $f_{3dB}$ 不能过低，否则：

1. 信号带内增益衰减增大（二阶 Butterworth：$f_{3dB}=2B$ → 0.25 dB droop；$f_{3dB}=1.5B$ → 0.8 dB droop）
2. 需要增大 $k_2$ 来避免滤波器饱和 → 降低第一积分器的带内增益 → 噪声优势消失

经验法则：二阶 Butterworth 滤波器 $f_{3dB}\ge 2B$（$B$ 为信号带宽）

与 FIR DAC 的结合

嵌入式滤波 + FIR DAC 的组合（如 Rajan 2014 使用的 4-tap FIR DAC）可同时解决：

• 抖动敏感性：FIR DAC 的平滑脉冲降低对时钟抖动的敏感性
• 第一积分器线性度：FIR DAC 降低了反馈信号的跳变幅度

RC 时间常数鲁棒性

嵌入滤波不引入额外的 RC 敏感性——系统性 RC 变化仅改变 $V_x/V_{dac}$ 的 unity-gain 频率，效果与独立 CTDSM 相同。

---

与已有知识的联系

概念	关系
CT-ΔΣ环路滤波器拓扑与建模方法	嵌入式滤波基于 CIFF-B 拓扑
CT-ΔΣ时钟抖动缓解与FIR反馈DAC	FIR DAC 与嵌入滤波的互补使用
CT-ΔΣ器件噪声分析与噪声预算分配	嵌入改变了噪声预算分配策略
有源双二次节与积分器型滤波器	Tow-Thomas Biquad 是前置滤波器的实现选择
CT-ΔΣ过量延迟分析与补偿	ELD 补偿方法在嵌入方案中同样适用
CIFF与CRFF前馈环路滤波器拓扑	CIFF-B 的 $1+k_1$ 增益因子是补偿公式的核心

---

参考文献

1. R. S. Rajan and S. Pavan, “Design Techniques for CT ΔΣ Modulators With Embedded Active Filtering,” IEEE JSSC, 2014. → Rajan 2014 CT-ΔΣ Embedded Active Filtering 深度解析
2. K. Philips et al., “A CT ΔΣ ADC with increased immunity to interferers,” IEEE JSSC, 2004.（一阶被动 RC 嵌入 + 有源补偿）
3. M. Sosio et al., “A complete DVB-T/ATSC tuner analog base-band,” ESSCIRC, 2011.（CTDSM 嵌入 Rauch Biquad）
4. M. Andersson et al., “A 9 MHz filtering ADC,” ESSCIRC, 2013.（CTDSM 嵌入 active-RC Biquad）