精密仪表放大器
仪表放大器(Instrumentation Amplifier, IA)专门用于放大微小差分信号,具有高 CMRR、低噪声、低失调等精密特性。基于 Huijsing 精密仪表放大器专著及经典教材提炼。
IA 的核心要求
| 指标 | 要求 | 典型值 |
|---|---|---|
| CMRR | 极高 | |
| 输入阻抗 | 极高 | |
| 失调 | 极低 | |
| 噪声 | 极低 | |
| 增益精度 | 高 | |
| 增益漂移 | 低 |
主流架构对比
1. 三运放仪表放大器
结构:两个输入缓冲器 + 差分放大器
优点:
- 高输入阻抗
- 增益由单个电阻设定
- CMRR 高
缺点:
- 需精密匹配
- 功耗较高
2. 电流反馈仪表放大器
结构:输入电压 → 电流 → 电阻输出
优点:
- 无需共模反馈
- 带宽不随增益变化
- 面积小
缺点:
- 噪声略高
- 线性度受限于 VI 转换
3. 电容耦合仪表放大器
结构:AC 耦合 + 斩波稳定
优点:
- 极低失调
- DC 偏移抑制
- 适合生物电信号
缺点:
- 需片外电容
- 低频响应受限
4. 间接电流反馈仪表放大器(Indirect CFIA,§4.1.1)
结构(van den Dool & Huijsing 1993):两个输入跨导级 → 输出跨阻级 → 共模输入输出解耦
原理:
- 输入电压差 → 和 产生差值电流 → 跨阻输出
- 增益由 和 设定
优点:
- 输入共模与输出共模完全解耦(无需三运放结构的共模反馈)
- 带宽不随增益变化()
- 面积小、结构简洁
缺点:
- 线性度受 转换限制
- 噪声略高于三运放结构
差异定位:传统三运放 IA(Gray/Razavi 覆盖)需要三个运放和精密电阻匹配,输入共模范围受限。间接 CFIA 用一个跨阻级替代差分放大器,从根本上解除了输入/输出共模耦合。本书(Ch.4+Ch.6)系统覆盖了该拓扑及其动态失调补偿扩展。
动态失调补偿仪表放大器架构(Ch.4 §4.2)
将动态失调补偿技术应用于 IA 架构可同时获得高 CMRR + 低失调。本书系统介绍了以下架构:
1. 斩波仪表放大器(Chopper IA,§4.2.1)
原理(Fig. 4-8):在间接 CFIA 的输入 和反馈 跨导前分别加入斩波器
特点:
- CMRR 在信号频率 < 时极高
- 残余失调约为斩波运放的 2 倍(复制跨导 也有失调)
- 增益误差: 与 的失配 导致的增益误差可通过动态元件匹配(DEM)降至: (1% 失配 → 0.005% 增益误差)
- 但 DEM 要求输入/反馈共模电压相近,否则产生尖峰 → 不适合通用 IA
- 电荷注入随输入信号变化 → 增益非线性 ~0.1%(50 mV 范围时)
2. 自稳零仪表放大器(Auto-zeroed IA,§4.2.2)
辅助输入型(Fig. 4-9):
- 相位 : 和 的失调电流 被积分器()积分至
- 相位 :放大器放大信号
- 连续时间操作但低频噪声恶化
输入失调存储型(Fig. 4-10):
- 相位 : 和 存储在 - 上
- 输入共模与 IA 输入隔离(类似开关电容放大器)
- 适合 DEM 实现
- 缺点:/ 的输入寄生电容 构成分压器 → 改变总增益 → 需匹配
3. Ping-pong IA(§4.2.3)
在 Fig. 4-9 架构基础上,复制 为两组并交替工作:
- 实测(Pertijs ISSCC 2009):3 μV 失调、140 dB CMRR
- 可采用斩波进一步降低残余失调
4. Ping-pong-pang IA(§4.2.4)
架构(Fig. 4-12):三组输入级循环工作(类似三相位 ping-pong)
- 典型算法(Fig. 4-13):每周期交换两个输入级,每级 1/3 占空比 auto-zero
- 可配合斩波: 或 → 折叠噪声调制到高频
- 优势:无信号中断、可结合 DEM 提高增益精度
- 潜力(§7.2):极佳的增益误差指标
5. 偏移稳定仪表放大器(Offset-stabilized IA,§4.2.5)
斩波偏移稳定 IA(Fig. 4-14):
- 低频路径: + + +
- DC 增益由 比例决定
- 调制失调 → 三角波纹波
AZ 偏移稳定 IA(Fig. 4-15):
- 无纹波但低频噪声差(AZ 折叠噪声)
斩波+AZ 偏移稳定 IA(Fig. 4-16):
- / 被 auto-zeroed → 抑制三角波纹波
- 两个偏移补偿技术 → 更低的残余失调
- Ch.6 的实现设计基于此拓扑
6. 斩波偏移稳定斩波 IA(Chopper offset-stabilized chopper IA,§4.2.6)
架构(Fig. 4-17):
- 斩波积分器对输入信号构成带通滤波器 → / 被 AC 耦合
- 低频增益由 / 决定
- 可扩展到迭代偏移稳定 → 24 个增益级
- 潜在最低失调但极复杂
差异定位:上述 IA 架构的系统对比是本书独有的内容。其他教材(Gray/Razavi/Allen/Sansen)仅覆盖基本 IA 拓扑(三运放/CFIA),未涉及动态补偿 IA 的架构级设计。
本书实现实例(Ch.5-Ch.6)
低失调间接电流反馈 IA(§6.2)——Witte ISSCC 2008
- 技术:0.7 μm CMOS,Chopped + AZ offset-stabilized ICF IA
- 拓扑(Fig. 6-3): 斩波输入级 + 偏移稳定环路 + AZ 偏移稳定积分器
- 关键指标:
- 340 μA 总电流,3.5 mm² 芯片面积
- 42 nV/√Hz 低频输入参考噪声(1/f corner < 10 Hz)
- 630 kHz GBW,57° 相位裕度
- < 2.5 μV 失调( V)
- 130 dB CMRR(参考和输入共模均可达)
- 114 dB PSRR
- 增益精度 0.05%(输入共模 0-3.6 V)
高压电流检测放大器(§6.3,Witte ISSCC 2008)
- 技术:0.8 μm BiCMOS,AZ + Chopper + 多路径偏移稳定
- 架构(Fig. 6-18):高电压 NMOS 输入 + 低电压 PMOS 反馈 + 电阻退火跨导
- 关键指标:
- < 5 μV 失调(10 个样本统计)
- 1.9-30 V 输入共模范围()
- 143 dB DC CMRR( 范围 2-30 V),>105 dB(<20 kHz)
- 121 dB PSRR
- 150 nV/√Hz 低频输入参考噪声
- 1 MHz GBW
- 0.1% 增益精度(激光修调薄膜电阻)
- 1,050 μA 总电流,2.5 mm²
- 双向电流检测(IA 的固有能力,对比 LTC6102 仅单向)
与商用芯片对比(Table 6-2):
| 参数 | LTC6102 (2007) | 本书设计 (2008) |
|---|---|---|
| 失调 | 10 μV | 5 μV |
| 双向检测 | ❌ | ✅ |
| 增益精度 | 依赖外部电阻 | 0.15% |
| 范围 | 4-60 V | 1.9-30 V |
| 2.8-5.5 V | ||
| from | 420 μA | 200 μA |
差异定位:高压电流检测 IA 的高 CMRR 实现(NMOS 输入 + PMOS 反馈的异构跨导设计、固定摆幅技术)是本书独有的设计创新。
关键设计技术
噪声优化
- Chopping 消除 噪声
- Auto-zeroing + Chopping 组合实现极低噪声
- 输入管的 优化(热噪声瓶颈)
增益编程
- 电阻网络 + 开关切换
- 可编程增益放大器(PGA)
- 数字控制增益步进
共模抑制
- 输入级匹配是 CMRR 的关键
- 频率相关的 CMRR 退化和补偿
- 三运放结构中需激光修调
应用领域
| 应用 | 信号特征 | 关键需求 |
|---|---|---|
| 生物电信号(ECG/EEG) | ,微伏级 | 极低噪声、DC 偏移抑制 |
| 传感器桥接 | DC-1kHz,毫伏级 | 高 CMRR、低温漂 |
| 工业过程控制 | DC-10kHz | 隔离、鲁棒性 |
| 精密测量 | DC-100kHz | 极高精度、长期稳定 |
相关概念
- 运算放大器设计 — IA 的核心构建模块
- 失调消除技术 — IA 精度的关键(Ch.1-Ch.3 全量合并)
- 多路径频率补偿技术 — 偏移稳定 IA 中的补偿
- Johan Huijsing — IA 专著作者
- Huijsing Dynamic Offset Compensated CMOS Amplifiers 深度解析 — 本书来源页
- Huijsing Operational Amplifiers Theory and Design 深度解析 — OA 来源页(Ch.9+Ch.10 合并)
📘 Huijsing OA 3e 补充——IA 与 OFA 设计(Ch.9)
本书 Ch.9 从 V-I 转换器和 IA 的电路实现视角覆盖了仪表放大器设计,与《动态失调补偿》书的 IA 架构视角互补:
单端 V-I 转换器(§9.2):
- 单晶体管 V-I、OpAmp 增益提升精确 V-I、CMOS/Bipolar 精确 V-I
- 每种电路的精度/带宽/功耗权衡
差动 V-I 转换器(§9.3):
- 简单差动 V-I、精确差动 V-I(Fig. 9-10/9-11)
仪表放大器(§9.4):
- Semi-IA(三运放 IA):经典三运放结构(Fig. 9-12)
- 差动 V-I 输入传感 IA(Fig. 9-13):一个差动 V-I 转换器完成输入检测
- 双差动 V-I 输入输出传感 IA(Fig. 9-14):两个 V-I 转换器提高 CMRR
- 覆盖负轨共模范围的双极/CMOS IA(§9.4.5-§9.4.6)
通用 V-I 转换器(§9.5):利用 IA 架构实现的通用 Class-AB V-I 设计
OFA(浮地运放)(§9.6-§9.8)—— 本书独有内容:
- Class-A OFA(§9.6):浮地齐纳电源、电源电流跟随器、长尾对三种实现
- Class-AB OFA(§9.7-§9.8):电源隔离、输出电源电流均衡、电流镜均衡
差异定位:OFA(浮地运放)是本节独有内容(其他教材均未覆盖)。IA 内容与《动态失调补偿》Ch.4+Ch.6 互补,本书聚焦于 V-I 转换器和 IA 的电路级实现,而非动态失调补偿。Huijsing 的 OA 书和 IA 书的 IA 章节可以对照阅读。
关联页:Huijsing Operational Amplifiers Theory and Design 深度解析 §9
📙 Wu/Huijsing/Makinwa PIA 补充——增益精度提升技术(Ch.3)
本书 Ch.3 系统覆盖了 CFIA 的增益精度限制和提升技术,是对已有 CFIA 架构的深度扩展:
间接 CFIA vs 直接 CFIA(§3.1):
- 间接 CFIA(van den Dool & Huijsing 1993):输入 Gm2 和反馈 Gm3 共模解耦
- 直接 CFIA:输入/输出共模耦合,不适合桥式传感器
3 种增益精度提升技术(§3.3):
| 技术 | 原理 | 增益精度 | NEF 代价 | 优势/劣势 |
|---|---|---|---|---|
| 电阻退化输入级(§3.3.1) | Gm ≈ 1/R_s(R_s 匹配精度高) | 0.1% | 43-153 | 简单可靠,需激光修调 |
| 自动增益校准(§3.3.2) | 数字校准 + 斩波稳定 | 高 | 中等 | 校准期间信号中断 |
| Ping-Pong-Pang CFIA(§3.3.3) | 3 组输入级循环 + DEM | 0.04% | 较高 | 复杂度高,连续时间 |
差异定位:§3.3 的增益精度系统对比是本书独有——其他教材(Gray/Razavi/Allen/Sansen/《动态失调补偿》书)均未覆盖 CFIA 增益精度的专题分析。
📙 Wu/Huijsing/Makinwa PIA 补充——ORL 偏移降低环路(Ch.4)
ORL 核心概念(§4.3)—— 本书第一个核心贡献:
- 问题:斩波 CFIA 输出产生 f_ch 纹波,传统 LPF 抑制纹波会折叠宽带噪声
- ORL 方案:AC 耦合检测输出纹波 → 同步解调 → 积分 → 反馈到输入端
- ORL 在信号通路上引入带阻特性(中心频率 f_ch),无噪声折叠
- 传递函数由带通+解调器+积分器级联构成
- 带宽设计权衡:更宽 → 更快建立但可能影响信号带宽
ORL 电路实现(§4.6):
- 输入级:低噪声 Gm(差分对 + 共源共栅级联)
- 中间/输出级、Cascode Buffer、Constant-Gm 偏置
- 斩波时钟设计与版图
测量结果(§4.7,Witte ISSCC 2009 对比):
- 0.7 μm CMOS,340 μA,<2.5 μV 失调
- 130 dB CMRR,630 kHz GBW
- 噪声 PSD 42 nV/√Hz(1/f corner < 10 Hz,实测 1 mHz)
- NEF = 8.8(对比 Witte 2009 的 29.2,改善 3.3×)
差异定位:ORL 是本书的核心原创,仅出现在本书和 Wu 的 JSSC 2009 论文中。与《动态失调补偿书》Ch.6 的低失调 IA 实例对应,但本书提供完整 ORL 理论推导和芯片实测数据。
📙 Wu/Huijsing/Makinwa PIA 补充——GERL 增益误差降低环路(Ch.5)
动机(§5.1):
- CFIA 增益精度受 Gm2/Gm3 失配限制(±2%)
- 电阻退化 → NEF 恶化(43-153)
- 目标:无修调高增益精度 + 保持低 NEF
DEM(Dynamic Element Matching)(§5.2):
- 旋转 Gm2/Gm3 单元,将失配增益误差调制到高频
- 配合斩波使用
Analog GERL(§5.3):
- 检测 Gm2/Gm3 输出电流差 → 积分 → 调整 Gm3 增益 → 反馈消除增益误差
- 增益误差抑制因子 ≈ 1/(1 + A_GERL)
- 高通特性(不影响信号通带)
Digitally-Assisted GERL(§5.4):
- 模拟检测 + 10-bit DR DAC 数字校准
- 可存储校准值,更精确
ORL vs GERL 对比(§5.5):
| 特性 | ORL | GERL |
|---|---|---|
| 目标 | 失调(Offset) | 增益误差(Gain Error) |
| 输入 | 输出纹波(AC) | 输出电流差(DC+AC) |
| 反馈点 | 输入斩波器前 | 反馈 Gm 偏置 |
| 频域特性 | 带阻 @f_ch | 高通 |
| 噪声影响 | 无噪声折叠 | 无额外噪声 |
测量结果(§5.8):
- 0.7 μm CMOS,290 μA
- <3 μV 失调,0.06% 增益误差(无修调)—— 降低 30×
- 6 ppm/°C 增益漂移,NEF = 11.2
差异定位:GERL 是本书第二个核心贡献,在保持低 NEF 的同时实现无修调高增益精度,优于电阻退化方法。
📙 Wu/Huijsing/Makinwa PIA 补充——Read-Out IC 系统级设计(Ch.6)
目标(§6.1):
- 20-bit 分辨率(±40 mV 范围),5 Hz 带宽
- 噪声 16 nV/√Hz,增益漂移 <1 ppm/°C
- 失调 <50 nV,总电流 <300 μA
- 应用:晶圆步进机热敏电阻桥(1 μK 分辨率)
ΣΔ 调制器(§6.2):
- 二阶 SC ΔΣ(增量型/Incremental 模式)
- 针对极低频率精密读出优化
失调/1/f 噪声抑制(§6.4)—— 关键贡献:
- 多级斩波(Multi-Stage Chopping):对 CFIA 和 ADC 分别斩波
- 系统级斩波(System-Level Chopping):整体斩波整个信号链
- 输入级斩波 + 系统级斩波组合(本书提出):
- 输入级斩波 f_ch,f ≈ 10 kHz(在 CFIA 内部)
- 系统级斩波 f_ch,s ≈ 3 mHz(数字化输出后)
- 联合实现亚 μV 等效失调
测量结果(§6.7):
- <48 nV 失调,6 nV/°C 漂移
- 0.1 mHz 1/f corner,增益漂移 0.7 ppm/°C
- 增益误差 0.037%(无修调)
- 噪声 PSD 16.2 nV/√Hz
- FOM = 111 pJ/conv(优于 AD7193 的 135 pJ/conv)
系统级 Benchmark(§6.7):
| 参数 | AD7193 | CS5530 | ADS1282 | 本书设计 |
|---|---|---|---|---|
| 失调 | — | — | — | 48 nV |
| 增益漂移 | 1 ppm/°C | 5 ppm/°C | 1.3 ppm/°C | 0.7 ppm/°C |
| FOM (pJ/conv) | 135 | 9,000 | 172 | 111 |
| IA 类型 | SC | Two-opamp | — | CFIA |
差异定位:本书首次将 CFIA 与 ΣΔ ADC 系统级集成,提出输入级斩波 + 系统级斩波组合方案。与已有的 ΔΣ 概念页(Pavan 教材系列)不同,Ch.6 聚焦极低频率精密读出的特定设计权衡。