此标签下有7条笔记。
CTSDM 论文 12 篇综合分析
CTSDM 论文 12 篇综合分析 本分析页对 raw/papers/CTSDM/ 中 12 篇连续时间 ΔΣ 调制器（CT-ΔΣ）相关论文进行跨论文综合分析。论文跨度 2004–2025 年，涵盖理论、架构创新、电路技术和数字辅助技术四大方向。 1.
CT-ΔΣ N-Path斩波与FIR反馈组合技术
CT-ΔΣ N-Path 斩波与 FIR 反馈组合技术 将 N 个相位偏移的斩波路径与 FIR 反馈 DAC 相结合，在保持低物理斩波频率的同时，实现高等效斩波频率和低混叠噪声。 核心思想 在 CT-ΔΣ 调制器的输入积分器中： 斩波消除 OTA 的 1/f 噪声，但使成形噪声从 2fc 整数倍处混叠到带内 FIR 反馈在反馈波形中引入谱零点，降低混叠源的强度 N-Path 斩波将 N 个 sub-OTA 以相位偏移 Tc/N 并行斩波，等效将斩波频率提升 N 倍 组合效果：斩波频率可降至 fc=fs/(2MN)，而无需巨大的 FIR DAC（大 M）或不可行的布局（大 N）。 初学者...
Pavan 2018 N-Path Chopping FIR Feedback 深度解析
Pavan 2018: Improved Chopping in CT-ΔΣ Converters Using FIR Feedback and N-Path Techniques 来源: S.
Rajan 2014 CT-ΔΣ Embedded Active Filtering 深度解析
Rajan 2014: Design Techniques for CT ΔΣ Modulators With Embedded Active Filtering 来源: R. S.
Sukumaran 2014 Single-Bit FIR Feedback Audio CTDSM 深度解析
Sukumaran 2014: Low Power Design Techniques for Single-Bit Audio CT ΔΣ ADCs Using FIR Feedback 来源: A.
16-bit音频CT-ΔΣ调制器设计实例
16-bit 音频 CT-ΔΣ 调制器设计实例 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§10.10–§10.11 核心内容：一个完整的 16-bit 精度、24 kHz 带宽音频 CT-ΔΣ 调制器设计实例，采用单比特量化器 + 12-tap FIR 反馈 DAC 的创新架构（半数字 FIR DAC 兼具单比特的简单性与多比特的抗抖动/线性度优势），在 180nm CMOS 工艺中以 280 μW 功耗实现 98.2 dB SNDR，FoM_S = 182.3 dB。 参考文献：Pavan et al.
CT-ΔΣ时钟抖动缓解与FIR反馈DAC
CT-ΔΣ 时钟抖动缓解与 FIR 反馈 DAC 缓解 CT-ΔΣ 调制器时钟抖动的方案涵盖从脉冲形状选择到 FIR 反馈 DAC 等架构级技术。其中 FIR 反馈 DAC 是最优雅的设计——通过半数字 FIR 滤波器 F(z) 将单比特输出变换为 M 抽头加权和，使反馈波形步高降低 20log10(M) dB，同时 NTF 可通过系数调谐 + 补偿 FIR 路径精确恢复。 前后关系 上下文：§9.3 揭示了 CT-ΔΣ 时钟抖动噪声的数学模型——带内抖动噪声 J∝(v[n]−v[n−1])2，与 transition 高度和 NTF 高频增益相关。§9.4-§9.5 在此基础上探讨如何从架...