Class-D失真与噪声源

理解Class-D放大器的所有开环失真机制是实现高性能闭环设计的前提——负反馈并非万能药，必须在应用反馈之前尽可能减小每个开环失真源。

1. 失真分析方法论

1.1 时域分析优于频域

Nyboe等人(2005)提出时域分析能比THD频谱更详细地量化功率级失真的根本原因。FFT显示失真分量的频率，但不揭示产生机制；时域波形可直接在示波器上关联非理想性。

1.2 反馈的局限性

T H D_{c l ose d} = \frac{T H D _{o p e n}}{1 + A _{l oo p}}

示例：开环THD=1%@20kHz，目标闭环THD=0.01%@20kHz → 需40dB环路增益。但保持稳定的最大可用反馈可能仅20dB → 必须先将开环THD降低20dB。

1.3 THD数学定义

T HD (%) = \frac{V _{2 f}^{2} + V _{3 f}^{2} + V _{4 f}^{2} + \dots}{V _{f}} \times 100%

2. 功率开关级失真（核心分析）

2.1 四个时间区间

开关波形被分解为四个独立区间，各自贡献失真：

区间	描述	失真来源
$T_{F A LL I NG}$	上管关断，VS从正轨向负轨转换	转换速率受电感电流和节点电容影响
$T_{L O W}$	下管导通期间	$R_{D SON} \times I$ 压降，体二极管正向压降
$T_{R I S I NG}$	下管关断，VS从负轨向正轨转换	体二极管反向恢复 $t_{rr}$
$T_{H I G H}$	上管导通期间	$R_{D SON} \times I$ 压降

2.2 死区失真机制

理想开关 + 零死区 → 输出PWM完美匹配输入 → 零THD。

死区引入的时序失配是主要失真源：

死区期间VS电压取决于负载电流（非线性、负载相关）
低电流时：软开关可能（ZVS），但死区斜坡引入波形非线性
高电流时：硬开关，体二极管导通产生固定压降偏移

2.3 软开关 vs 硬开关

软开关（低电流/空闲状态）：

电感电流足够大，在死区内将VS谐振拉至对侧电源轨
MOSFET在 $V_{D S} = 0$ 时导通 → 零开关损耗
条件： $I_{L}$ 足够大、 $C_{SN}$ 足够小、死区足够长

硬开关（高电流状态）：

电感电流方向使体二极管在死区期间导通
VS被钳位在负轨以下约−1.3V（体二极管正向压降）
上管导通时必须先完成下管体二极管的反向恢复（ $t_{rr}$ ≈62ns）
$t_{rr}$ 期间上管同时承受全电压和最大电流 → 最高瞬时功耗

2.4 体二极管失真贡献

状态	$V_{S D}$
MOSFET导通（S→D电流）	$I \times R_{D SON}$ （如1A × 47mΩ = 47mV）
死区期间（体二极管导通）	$V_{F}$ （如0.7V~1.3V，温度和电流相关）

$R_{D SON}$ 温度系数为正（100°C时为25°C值的1.5倍），体二极管 $V_{F}$ 温度系数为负 → 两种相反的温度漂移。

3. 被动元件失真

3.1 电容

MLCC电压系数：4.7μF X7R电容在额定电压下实际仅1.88μF！

效应	影响
DC电压系数	电容值随偏压变化 → LC滤波器非线性 → THD
AC电压系数	信号耦合应用中电容随AC幅度变化
压电效应	X7R/X5R物理振动产生可闻噪声
ESR	铝电解在低温时ESR增大，影响PSRR

推荐：LC滤波电容使用C0G/NP0或金属化薄膜电容，避免X7R/X5R。

3.2 电阻

电压系数和温度系数导致失真
小封装SMD热质量小，温度变化快（影响可达200Hz）
建议：SMD电阻功耗限制在 <20mW（使用串并联组合）
薄膜电阻优于厚膜（更低温漂、更低电流噪声）
禁止使用线绕电阻（电感拾取杂散磁场）

3.3 电感

低磁导率铁粉芯（Micrometals -2）：极高线性度
空芯电感：完美线性，但感值受限且无磁场屏蔽
气隙铁氧体：线性度好，但边缘磁通干扰邻近电路
多通道设计中相邻电感应90°交替放置以减少串扰

3.4 二极管

TVS二极管钳位电压需留足裕量，避免信号峰值时部分导通产生失真。

4. 比较器与三角波失真

4.1 三角波噪声

比较器输入端的三角波上的噪声尖峰会导致提前切换和占空比误差。

多通道设计中，相邻通道的MOSFET开关耦合是主要噪声源
三角波线性度本身至关重要——任何非线性直接转化为失真

4.2 抖动控制

Muniz(2019)建议使用低频低抖动时钟 + 同步计数器进行分频以减少抖动。

5. 栅极驱动器失真

上下管驱动器供电电压差异导致传播延迟和开关时间不对称 → 脉冲宽度失真。这些差异来源于：

自举电路导致的上管供电变化
开关条件（电流方向等）的动态影响

6. 电源相关失真

母线泵浦（bus pumping）
开关振铃
高频/低频电源纹波 → 脉冲幅度失真

7. 失真源总结

开环失真源：

#	失真源	缓解方法
1	死区时间	最优化死区设置 + 快速体二极管
2	开关边沿形状和时序	优化栅极驱动电流
3	$R_{D SON}$ 和 $V_{F}$ 压降	选用低 $R_{D SON}$ MOSFET
4	三角波噪声	屏蔽、布局优化、低噪声设计
5	电源纹波和噪声	充足退耦 + 闭环反馈
6	被动元件非线性	线性电容/电感，适当降额

闭环失真源：

反馈引起的相位和占空比误差（与 $f_{s w}$ 和 $f_{s w} /2$ 处的过大增益相关）

参考文献

Attwood, B.E. (1983). Design parameters important for optimization of VHFPWM audio amplifiers. JAES, 31(11), 842-853.
KEMET. Tech Topic: VCC — Capacitance Change vs Voltage in Ceramic Capacitors.
Mosely, I.D. et al. (1999). Effect of dead time on harmonic distortion in Class-D audio power amplifiers. Electronics Letters, 35(12).
Muniz, R. (2019). Noise and distortion mechanisms in switching audio amplifier design. AES e-Brief 549.
Nyboe, F., Risbo, L., & Andreani, P. (2005). Time domain analysis of open loop distortion in Class-D amplifier output stages. AES 27th Int. Conf.
Shu, W. & Chang, J. (2008). THD of closed-loop analog PWM Class-D amplifiers. IEEE TCAS, 55(6).

KnowledgeWiki

探索