Binkley Ch6 — 微功耗低噪声前置放大器

Binkley Ch6 — Micropower CMOS Preamplifiers Optimized for Low Noise

本章设计并流片验证了两种 0.35 μm SOI CMOS 微功耗前置放大器（差分输入和单端输入），在仅 2 μA 核心电流下实现了极低的热噪声和闪烁噪声，全面演示了噪声优化方法论。

---

§6.2 横向双极晶体管

SOI CMOS 工艺中的横向双极晶体管（Lateral BJT）在低频率下具有极低的闪烁噪声（无 Si-SiO₂ 界面态的 1/f 噪声），适合超低噪声前置放大器输入级。

---

§6.3 噪声性能度量

热噪声效率因子 $\eta$

$$\eta =\overline{v_{ni,thermal}^2}\cdot I_{supply}/(4kT\cdot U_T)$$

• $\eta$ 表示产生给定输入参考热噪声电压所需的最小功耗
• 理想热噪声效率 $\eta =1$（仅差分对的 $g_m$ 贡献噪声）
• 实际 $\eta >1$（负载、偏置电路贡献额外噪声）

闪烁噪声面积效率

$$\overline{v_{ni,flicker}^2}\cdot WL=\frac{K_F}{C_{ox}^{\prime 2}f}$$

• 特定频率下，输入参考闪烁噪声与栅面积的乘积为常数
• 面积越大 → 闪烁噪声越低

---

§6.5 MOS 噪声 vs 偏置顺从电压

饱和区跨导和噪声

跨导效率与 $V_{DSsat}$ 的关系：

$$g_m=\frac{2I_D}{V_{DSsat}}\text{（强反型近似）}$$

栅参考热噪声：

$$\overline{v_{ng,thermal}^2}=\frac{4kT\gamma }{g_m}=\frac{4kT\gamma V_{DSsat}}{2I_D}$$

关键洞察：热噪声 $\propto V_{DSsat}$。低 $V_{DSsat}$（弱/中反型）→ 低热噪声。

深欧姆区噪声

MOS 工作在线性区作为电阻时，其漏参考热噪声电流：

$$S_{I_D,thermal}(f)=4kT\cdot g_{ds}=\frac{4kT}{R_{on}}$$

Binkley 的独特贡献：将 MOS 在饱和区和深欧姆区的噪声统一在偏置顺从电压 $V_{COMP}=V_{DSsat}+V_R$ 的框架下分析。

电阻源极退化

退化电阻 $R$ 可降低非输入器件的漏参考噪声电流（以消耗 $V_{COMP}$ 为代价）：

热噪声（退化后）：

$$S_{I_D,thermal,degenerated}=\frac{4kT\gamma g_m}{(1+g_{m}R{)}^2}+4kTR\cdot \frac{g_m^2}{(1+g_{m}R{)}^2}$$

闪烁噪声（退化后）：

$$S_{I_D,flicker,degenerated}=\frac{K_F{g}_m^2}{C_{ox}^{\prime 2}WLf\cdot (1+g_{m}R{)}^2}$$

最大退化条件：$R\gg 1/g_m$，此时噪声电流降至 $4kT/R$ 或闪烁噪声降至 $1/(R^2)$。

---

§6.6 MOS 闪烁噪声参数提取

Binkley 展示了如何从测量的噪声数据中提取 $K_F$ 和 $AF$ 参数，包括输入器件和非输入器件的分类参数。

---

§6.7 差分输入前置放大器

电路描述

• 0.35 μm SOI CMOS
• 核心电流：2 μA
• 电源：3.3 V
• 功耗：6.6 μW（不含偏置参考和输出缓冲）

设计选择和性能

参数	值
输入 IC	0.7（中反型）
输入 $L$	4 μm
输入 $W$	720 μm
输入 $g_m$	50.6 μS
$A_V$	41 dB
$f_{-3dB}$	4.4 kHz
$\overline{v_{ni,thermal}}$	63.8 nV/√Hz
$\overline{v_{ni,flicker}}$ @ 1 Hz	240 nV/√Hz
$f_c$（转角频率）	12 Hz
热噪声效率 $\eta$	7.2

设计改进建议

• 增加输入器件 $g_m$（提高 $I_D$ 或降低 IC）可降低热噪声
• 增加非输入器件的 $V_{DSsat}$ 可降低其噪声贡献

---

§6.8 单端输入前置放大器

电路描述

• 同样 0.35 μm SOI CMOS
• 核心电流：2 μA

设计选择和性能

参数	值
输入 IC	0.3（中反型边缘）
输入 $L$	5 μm
输入 $g_m$	78 μS
$\overline{v_{ni,thermal}}$	35.3 nV/√Hz
$\overline{v_{ni,flicker}}$ @ 1 Hz	160 nV/√Hz
$f_c$（转角频率）	19 Hz
热噪声效率 $\eta$	2.5

与差分输入对比

单端版本的噪声性能更优（热噪声 35 vs 64 nV/√Hz），因为：

• 单端结构器件数量更少（噪声贡献源更少）
• 同样的 2 μA 核心电流下可以获得更高的输入 $g_m$

---

§6.10 低电压工艺中的低噪声设计挑战

1. $V_{COMP}$ 缩减：低 $V_{DD}$ → 偏置顺从电压降低 → 电阻退化能力受限 → 非输入器件噪声抑制困难
2. 效率恶化：$\eta$ 随 $V_{DD}$ 降低而显著上升
3. 级联困难：低压下 cascode 结构受限
4. IC 选择受限：低压下不能使用高 $V_{DSsat}$ 的强反型偏置

---

相关页面

• 集成电路噪声分析
• 失调消除技术
• Binkley Ch5 — CMOS OTA优化设计
• Binkley Ch7 — 优化方法扩展到小尺寸工艺
• Binkley Tradeoffs and Optimization in Analog CMOS Design 深度解析