HVCS 高压电荷存储栅极驱动技术

HVCS (High-Voltage Charge Storing) 是一种面积高效的自举电容集成技术，通过引入第二高压自举电容 $C_{B2}$，在相同电荷传递需求下将自举电容面积减少 ~70%。适用于硅功率晶体管和中小型 GaN 晶体管的栅极驱动。基于 Seidel & Wicht (2021) Ch.3。

---

基本原理

传统自举电路的问题：$C_{B1}$ 充电至 ~5 V，仅能放电 $\Delta V_1=0.5-1.5$ V，电荷利用率低。

HVCS 核心思想：引入第二高压自举电容 $C_{B2}$，初始充电至更高电压（如 15 V），放电时产生大压降（如 15 V → 5 V，$\Delta V_2=10$ V，约为传统方案的 20 倍）。

• 同电荷需求下，自举电容可缩小约 20 倍
• $C_{B1}$ 缓冲 $V_{CB1}$，防止过压/欠压

---

电路选项

Option 1：$C_{B2}$ 通过 $M{P}_1$ 向 $C_{B1}$ 和 $M{N}_1$ 栅极放电

• 缺点：$V_{B1}$ 初段出现电压降，需高压 PMOS

Option 2：增加额外 $C_{B2}$ 放电路径

• 缺点：可能导致 $C_{B1}$ 过冲

Option 3（最优）：$M{N}_3$ 通过缓冲器 $B_3$ 直接将 $C_{B2}$ 连接到 $M{N}_1$ 栅极节点

• $V_3$ 和 $C_{B2}$ 的电荷在整个开关阶段立即可用
• $V_{B1}$ 更稳定，无需高压 PMOS
• 自动防止 $C_{B2}$ 过充 → 容忍宽 $V_3$ 输入电压范围

Option 4（在 HVES §4.2.5 的 Fig. 4.16 中描述）：通过改进的 $M_{HVx}$ Control 和有源整流器架构，也支持宽 $V_3$ 输入电压范围。

---

电路模块

电荷泵

四种配置对比（Fig. 3.4）：

配置	逆变器供电	输入电压	输出目标	特点
(a)	5 V 低压	$V_3=15$ V	$V_{B1}$	短路过冲问题
(b)	15 V 高压	$V_1=5$ V	$V_{B1}$	需高压晶体管和电平移位
(c)	5 V 低压	$V_3=15$ V	$V_{B2}$	★ 适合有 $M{P}_1$ 时
(d)	5 V 低压	$V_G$ 浮动	$V_{B1}$	★ 最优，无需 $M{P}_1$

推荐方案：Fig. 3.4d（无高压 PMOS）或 Fig. 3.4c（有 $M{P}_1$ 时）。

电荷泵由 ~2 MHz 弛豫振荡器驱动。

串联稳压器

• LDO 输出 $V_{DD5V7}\sim 5.7$ V（比 5 V 高一个二极管正向压降）
• $D_1$ 补偿自举电路二极管的温度和工艺依赖性
• 从预稳输入 $V_{DD8}=8$ V 工作 [6]
• 启动电路：串联稳压器在启动或电流尖峰时从 $V_3=15$ V 供电
• $M{N}_3$ 在目标电压达到后自动关断（$V_{th}\sim 1$ V）
• $V_{DD5V7}$ 可用于电荷泵逆变器供电（需 5 V → 5.7 V 电平移位器）

电平移位器完整电路

上移位器（Level Up Shifter, Fig. 3.6）

结构：交叉耦合结构 + 快速模式 [7]

工作原理（Fig. 3.7 时序）：

1. 导通触发：$L{S}_{in}$ = “high” → $M{N}_1$ 拉低 $V_{xon}$ → $M{P}_1$ 关断 → $I_1$ 检测 $V_{xon}$ 压降 → $V_{on}$ = “high” → 置位 NOR 触发器
2. 快速复位：$M{P}_6$ 短时导通快速拉高 $V_{xoff}$，加速关断流程
3. 关断触发：$M{N}_2$ 拉低 $V_{xoff}$ → $M{P}_2$ 导通 → 复位触发器

创新点：逻辑电路（Fig. 3.6c）在关断后几纳秒即将触发器复位输入拉低，防止浮动地 $V_G$ 上升时意外关断或导通。

延迟单元 $D_1$（几纳秒）：

• 防止浮动地 $V_G$ 上升时的意外关断
• 防止 $V_G$ 上升转换时的意外导通

下移位器（Level Down Shifter, Fig. 3.8）

目的：防止输出级交叉电流

工作原理：

• 仅当 $M{N}_1$ 关断时（$L{S}_{out}$ = “low”）才传递驱动关断信号
• $M{P}_2$ 导通拉高 $M{N}_{1,off}$ 节点 → $I_2$ 对 $DR{V}_{IN}$ = “low” 敏感 → $M{N}_{2,EN}$ = “high” → 安全关断
• 导通事件立即关断 $M{N}_2$，$I_1$ 通过 $R_1/R_2$ 复位 $M{N}_{1,off}$
• 实现 ~5 ns 死区时间

完整电平移位器电路（Fig. 3.13 附录）

完整电路包含：

• 交叉耦合电流镜检测级
• NOR 触发器锁存级
• 延迟单元 $D_1$ 防止误触发
• 快速复位路径（$M{P}_6$）
• 低压版本用于 HVES 的 $M_{HVx}$ Control（源极最大~5 V，可用 5 V 额定器件实现）

完整驱动器电路

• 自举电路（Option 3）+ 电荷泵 + 振荡器（~2 MHz弛豫振荡器）+ LDO
• 齐纳二极管 $Z_1$：$C_{B2}$ 过充电故障保护
• 欠压检测：监控 $V_{DD5}$，欠压时下拉驱动输出

---

自举电容尺寸设计

设计目标

1. 欠压保护：最大 $\Delta V_1$ 不超出
2. 过压保护：最大过压规格不超出
3. 面积最小化

总提供电荷

$$Q_{tot}=k_1\cdot C_{B1}\cdot \Delta V_1+k_2\cdot C_{B2}\cdot \Delta V_2\text{\hspace{1em}(3.2)}$$

其中 $\Delta V_2=V_{CB2o}-V_{CB1o}+\Delta V_1$

角点参数分析

Table 3.1 角点参数表：

目标	$\Delta V_1$	$Q_{tot}$	$V_{CB1o}$	$V_{CB2o}$	$k_1$	$k_2$
欠压保护	max	max	min	min	min	min
过压保护	min	min	max	max	min	max

公式推导（Eq. 3.2 → Eq. 3.7）

由 Eq. 3.2 和 $\Delta V_2=V_{CB2o}-V_{CB1o}+\Delta V_1$，代入最坏角点条件解得：

$$C_{B2}=\frac{Q_{max}\cdot \Delta V_{1,min}-Q_{min}\cdot \Delta V_{1,max}}{\Delta V_{2,min}\cdot \Delta V_{1,min}\cdot k_{2,min}-k_{2,max}\cdot \Delta V_{2,max}\cdot \Delta V_{1,max}}\text{\hspace{1em}(3.7)}$$

$C_{B1}$ 通过 Eq. 3.3 或 3.4 代入求得。

堆叠电容设计

$C_{B1}$ 和 $C_{B2}$ 可在不同层实现并版图堆叠：

• 电容比 $r=C_{B2}/C_{B1}$ 由工艺电容密度比决定
• 超过该比值 → $V_{B1}$ 过冲，低于则增加安全裕量

$$C_{B1}=\frac{Q_{tot}}{(k_1\cdot \Delta V_1+r\cdot k_2\cdot \Delta V_2)}\text{\hspace{1em}(3.8)}$$

尺寸计算示例

参数：$Q_{tot}=216\pm 30$ pC, $V_{CB1o}=5\pm 0.2$ V, $V_{CB2o}=14.3\pm 0.3$ V

方案	$C_{B1}$	$C_{B2}$	面积节省
传统方案	246 pF	无	基准
HVCS 非堆叠	51.3 pF	21.3 pF	~38%
HVCS 堆叠（$r=0.25$）	75.8 pF	19 pF	~70%

应用场景

适用电路类型

• 集成开关电源 [9]
• D 类输出级 [10, 11]
• 小/中型 GaN 晶体管（栅极电荷显著更小）

GaN 晶体管计算示例（EPC8010, 100 V/4 A）

参数	值
$Q_G$	480 pC
$V_{GS}$	5 V
传统 $C_{B1}$	960 pF（过大无法集成）
HVCS $C_{B2}$（$\Delta V_2=15$ V）	32 pF
电容缩小倍数	30 倍

HVCS 使原本无法片上集成的 960 pF 电容缩小至 32 pF，即使高压电容也可在片上轻松实现。这为栅极驱动器与 GaN 晶体管的单片集成铺平了道路。

---

实验结果

芯片参数

参数	值
工艺	0.18 μm BCD
输出级 ($M{N}_1/M{N}_2$)	0.25 × 0.45 mm
$C_{B2}$（metal-metal）叠在 $C_{B1}$（poly-nwell）上	0.17 × 0.38 mm
负载	600 V SJMOSFET (CoolMOS™ C6)
峰值栅极电流	2.6 A
最大 $V_{GS}$	15 V
开关频率	100 kHz

芯片显微照片（Fig. 3.10）：0.18 μm BCD 工艺芯片，输出级和堆叠电容区域清晰可见。

功能验证（Fig. 3.11）：200 V 应用高侧开关测试，验证了 HVCS 驱动器的完整功能。

功耗测试

• 10 nF 负载电容，100 kHz，15 V 输出
• 实测功耗：227 mW
• 理想非谐振驱动器：225 mW
• → 损耗增加极小（HVCS 仅传递较小电荷）

$V_{B1}$ 波形测量（Fig. 3.12）

• $V_{CB2o}=14.42$ V
• $V_{B1}$ 欠冲 ~1.3 V，稳定压降 = 0.96 V（满足 1 V 规格）
• 不同 $V_3$（13 V / 14 V）的压降变化验证 HVCS 优势
• $V_3$ 降至 12.5 V 以下时无法维持正常开关

实测 vs 计算验证

Table 3.2 实测 $\Delta V_1$ 与 Eq. 3.9 计算值对比：

条件	$\Delta V_{1,min}$ (计算)	$\Delta V_{1,max}$ (计算)	$\Delta V_{meas}$ (实测)
标称	-0.5 V	1.0 V	0.96 V
最坏欠压	-0.8 V	1.3 V	1.15 V
最坏过压	-0.3 V	0.8 V	0.72 V

验证公式：

$$\Delta V_1=\frac{Q_{tot}-C_{B2}\cdot (V_{CB2o}-V_{CB1o})}{C_{B1}+C_{B2}}\text{\hspace{1em}(3.9)}$$

实测值全部在 $\Delta V_{1,min}$ 和 $\Delta V_{1,max}$ 计算范围内，验证了尺寸计算指南的正确性。

与现有技术对比

Table 3.3 本工作与已有驱动器对比：

参数	本工作	2014 [12]	2013 [13]	2007 [14]
面积 (mm²)	0.42	0.17	8.5	1.16
$I_{peak}$ (A)	2.6	1.5	5	2.6
$V_{GS,max}$ (V)	15	15	30	30
FOM (A·V/mm)	93	132	18	67
自举电容	片上	不需要	片上	外部
工艺	0.18 μm BCD	0.35 μm HV CMOS	SOI	0.8 μm BCD SOI
需高压 PMOS	否	是	否	否

FOM = $I_{peak}\cdot V_{GS,max}/\text{Area}$。本工作实现优异 FOM + 全集成输出级，使用 Option 3 无需高压 PMOS。

HVCS 未来展望

面积进一步优化（§6.1）

• Fig. 3.1/3.3 的电路选项可通过增加从 $V_3$ 到 $M{N}_1$ 栅极的高压 NMOS 放电路径进一步改进
• 额外路径给栅极充电直至 $V_{B1}$ 超过 $V_3$ → 自举电容更小 → 面积更小
• 可能需要修改时序优化
• Xu et al. [2] 实现了类似额外电流路径，输出级面积极小，但需要 PMOS 和复杂控制

应用扩展

• HVCS 可应用于其他晶体管类型（分立硅或 SiC 晶体管），只要栅极电荷在电容集成的适合范围内
• 栅极驱动器与功率晶体管的单片集成是增长市场
• Smart 辅助电路（快速过流保护、过温保护、斜率整形）是有趣的研究课题 [3]

---

与已有知识库的关联

• 栅极驱动基础与功率级设计 — 前置基础知识
• HVES高压能量存储谐振栅极驱动技术 — HVCS 的扩展概念（谐振式）
• Class-D栅极驱动电路 — 自举偏置电路的互补视角
• Achim Seidel — HVCS 概念的提出者
• Bernhard Wicht — HVCS 概念的合著者
• Highly Integrated Gate Drivers for Si and GaN Power Transformers 深度解析 — 来源专著