多电平变换器磁性元件设计

Meynard Ch.7 是全书最长的一章（pp.89-130），系统化了多电平变换器中磁性元件（滤波电感和 ICT）的设计方法。核心方法为 Area Product（AP）法，从需求推导到最优几何尺寸、匝数/气隙设计，再到 ICT 的矢量化磁阻模型。

---

1. 需求与问题公式化

1.1 滤波电感需求

电气需求：

• 直流电流 $I_{DC}$（决定铜线截面积）
• 峰值-峰值纹波 $\Delta I_{pk-pk}$（决定气隙和铁芯尺寸）
• 电感值 $L$（与 AP 直接相关）
• 开关频率 $f_{sw}$（影响铁芯损耗）

磁性约束：

• 最大磁通密度 $B_{max}$（铁芯饱和限制）
• 电流密度 $J$（铜线温升限制）
• 填充系数 $k_f$（窗口利用系数）

1.2 ICT 需求

除滤波电感需求外，还需考虑：

• 耦合系数 $k$（影响均流效果）
• 相位间漏感（限制环流）
• 绕组排列（影响邻近效应损耗）

---

2. Area Product 方法

2.1 低频低纹波公式

对于纹波远小于直流分量的滤波电感：

$$AP=A_e\cdot A_w=\frac{L\cdot I_{DC}\cdot I_{pk-pk}}{B_{max}\cdot J\cdot k_f}\text{\hspace{1em}(7.1)}$$

其中：

• $A_e$：铁芯有效截面积
• $A_w$：窗口面积
• $B_{max}$：最大磁通密度
• $J$：电流密度
• $k_f$：窗口填充系数

物理意义：AP 综合了铁芯尺寸和窗口面积，是磁性元件大小的度量。

2.2 通用公式

当纹波不可忽略时，需考虑交流磁通分量：

$$AP=\frac{L\cdot I_{rms}\cdot \Delta I_{pk-pk}}{B_{max}\cdot J\cdot k_f}\cdot F_{ac}\text{\hspace{1em}(7.2)}$$

其中 $F_{ac}$ 为交流损耗因子（与频率、铁芯材料、绕组结构有关）。

2.3 交错并联电感的 AP

对 $n_P$ 相交错并联变换器的独立电感：

$$A{P}_{total}^{ind}=n_P\cdot \frac{L_{phase}\cdot I_{DC}/n_P\cdot \Delta I_{phase}}{B_{max}\cdot J\cdot k_f}\text{\hspace{1em}(7.3)}$$

关键：$L_{phase}\propto 1/n_P$（多单元降低每相电感需求），但 $n_P$ 个电感的总 AP 仍随 $n_P$ 变化。

2.4 ICT 的 AP

ICT 利用磁耦合 → 总 AP 可低于独立电感：

$$A{P}_{ICT}=\frac{L_{eff}\cdot I_{total}\cdot \Delta I_{total}}{B_{max}\cdot J\cdot k_f}\cdot F_{ICT}\text{\hspace{1em}(7.4)}$$

其中 $F_{ICT}$ 为 ICT 特有的几何因子。

---

3. 最优 Area Product

3.1 电感最优 AP

$$A{P}_{opt}^{ind}\propto \frac{V_{HV}\cdot I_{DC}}{(n_P\cdot f_{sw}{)}^2}\text{\hspace{1em}(7.5)}$$

缩放关系：$AP\propto 1/n_P^2$ → 增加并联数显著降低磁性元件总尺寸

3.2 ICT 最优 AP

$$A{P}_{opt}^{ICT}\propto \frac{V_{HV}\cdot I_{DC}}{(n_P\cdot f_{sw}{)}^2}\cdot G(k,n_P)\text{\hspace{1em}(7.6)}$$

其中 $G(k,n_P)$ 取决于耦合系数和相数。

---

4. 重量/体积最优几何尺寸

4.1 电感

给定 AP 下，最优铁芯几何尺寸使重量或体积最小：

重量最优：

$$\frac{A_w}{A_e}{|}_{opt,W}=f_W(B_{max},J,{\rho }_{Cu},{\rho }_{Fe})\text{\hspace{1em}(7.7)}$$

体积最优：

$$\frac{A_w}{A_e}{|}_{opt,V}=f_V(B_{max},J)\text{\hspace{1em}(7.8)}$$

4.2 ICT

ICT 的最优几何更复杂：

• 绕组排列影响耦合
• 铁芯柱数量 = $n_P$ 或 $n_P+1$
• 磁路长度与电气连接约束

---

5. 匝数和气隙

5.1 设计方程

$$N=\frac{L\cdot I_{pk}}{B_{max}\cdot A_e}\text{\hspace{1em}(7.9)}$$ $$l_g=\frac{{\mu }_0\cdot N^2\cdot A_e}{L}-\frac{l_e}{{\mu }_r}\text{\hspace{1em}(7.10)}$$

其中 $l_g$ 为气隙长度，$l_e$ 为铁芯磁路长度，${\mu }_r$ 为相对磁导率。

设计约束：

• $l_g>0$（否则无法存储足够能量）
• $l_g\ll A_e$ 的等效边长（否则边缘磁通显著）

5.2 过电流考虑

短路时电流可能远超 $I_{DC}$：

• 气隙需保证在最大电流下不饱和
• 或采用分布气隙（多个小气隙）

---

6. ICT 最优相序

6.1 循环级联 ICT

绕组排列：$[1,2,3,\dots ,n_P]$ 环形连接

最优相序：使漏感最小化

• 物理相邻的绕组应电气相邻
• 绕组间距影响耦合系数

6.2 整体型 ICT

所有绕组在同一铁芯上：

• 绕组排列影响铜损（邻近效应）
• 最优排列使总损耗最小

---

7. 矢量化磁阻模型

7.1 电感磁路模型

磁势 F = N·i → 磁阻 R_g + R_e → 磁通 Φ = F/(R_g + R_e)
电感 L = N²/(R_g + R_e)

PLECS 实现：矢量化磁阻模型，参数 $n_P$ 可调。

7.2 循环级联 ICT 磁路

N 个磁路节点 → N 个磁阻 → 环状磁路
耦合通过共享磁路实现

7.3 整体型 ICT 磁路

公共铁芯 → N 个绕组支路
每个支路磁势 = N_w · i_k
磁路方程：Φ_k = Σ M_{kj} · F_j

---

8. 设计流程总结

1. 确定电气需求：V, I, f_sw, n_S, n_P, ΔI
2. 选择铁芯材料（B_max, 损耗特性）
3. 计算最小 AP
4. 选择标准铁芯（AP ≥ AP_min）
5. 计算最优 A_w/A_e 比
6. 计算匝数 N 和气隙 l_g
7. 验证温升（铜损+铁损）
8. 验证短路饱和
9. PLECS 磁路模型验证

与已有知识对比：Area Product 方法是磁性元件设计的经典方法，但 Meynard 将其系统化到多电平变换器场景，推导出 $AP\propto 1/n_P^2$ 的缩放关系。这与 Class-D LC解调滤波器 中的电感设计（单单元）形成对比——多电平可显著减小磁性元件尺寸。ICT 的磁耦合设计思路与 电流镜基础与Cascode电流镜 中的匹配设计有概念共通性。

---

前后关系

• 前序：多电平变换器滤波器设计（Ch.6 滤波器需求）
• 后续：多电平DCDC变换器闭环控制（Ch.8 控制）
• 交叉：Class-D LC解调滤波器（电感设计对比）、电流镜基础与Cascode电流镜（匹配设计）
• 来源：Meynard Multicell DCDC Converters 深度解析 Ch.7